[发明专利]一种用于椭圆密码器的乘法器处理单元及乘法器

权利要求书

1.一种用于椭圆密码器的乘法器处理单元PE，其特征在于，该乘法器处理单元PE包括计算单元、输入端B_in、输入端C_in、输入端X_in、输出端B_out、输出端C_out及输出端X_out，所述输入端B_in、输入端C_in及输入端X_in分别输入计算单元，经过计算处理后自所述计算单元的所述输出端B_out、输出端C_out及输出端X_out输出，所述计算单元中B_in、X_in进行循环左移d位，其循环左移d位为：B_out＝B_in＜＜d，X_out＝X_in＜＜d，计算单元中B_in、X_in的运算值与C_in进行循环右移d位相加，其公式为：C_out＝C_in＞＞d+L(B_in，X_in)，其中，C_in是上一个处理单元PE的结果，对于第一个处理单元PE的C_in初始为零，C_out是处理单元PE计算输出乘积的结果，作为下一个处理单元PE的输入，d表示为数位长度，L为运算标识，其中，J(X，Y)＝X⊙P(Y)，输入B载入寄存器Y中，P(Y)用于计算B的线性组合。

2.一种一维乘法器，其特征在于，该一维乘法器包括k个权利要求1所述的乘法器处理单元PE及一个累加电路AC，所述k个处理单元PE串联后连接所述累加电路AC，每个PE的输入端是由上个PE的计算输出得到，首个PE的输入三个参数分别是B₀，B₁，…，B_n-1、0，0，…，0、X₀，X₁，…，X_n-1，其中，X由A逆序后向右循环移一位得到，其输出计算公式为：

其中，A为被乘操作数。

3.根据权利要求2所述的一维乘法器，其特征在于，所述累加电路AC包括加法单元、暂存单元及移位单元，所述移位单元输出端连接所述加法单元输入端，所述加法单元输出端连接所述暂存单元输入端，所述暂存单元输出端连接所述移位单元输入端，所述累加电路对k个PE处理单元一次计算的结果进行移位并与k个PE处理单元的下一次输出结果相加。

4.一种二维乘法器，其特征在于，该二维乘法器包括k个权利要求2或3中所述的一维乘法器、2k-2个CS模块、k-1个累加电路AC1及一个累加电路AC2，k个所述一维乘法器并联，首个所述一维乘法器输出端连接首个所述累加电路AC1的移位单元，k-1个所述累加电路AC1串联，第k-1个所述累加电路AC1与一个所述累加电路AC2串联，第二个至第k-1个所述一维乘法器的输出端分别与一个所述累加电路AC1连接，第二个至第k-1个所述一维乘法器的输入B端、X端分别连接一个所述CS模块，首个所述一维乘法器的输入端直接输入，其运算公式为：

所述CS模块用于对输入的数值进行循环右移kd位。

5.根据权利要求4所述的二维乘法器，其特征在于，所述累加电路AC1包括移位单元及加法单元，所述移位单元输出端连接所述加法单元输入端，所述累加电路AC1对输入进行移位并与相连所述一维乘法器输出结果相加输出，所述移位单元循环右移kd位。

6.根据权利要求5所述的二维乘法器，其特征在于，所述累加电路AC2包括移位单元、加法单元及暂存单元，所述移位单元输出端连接所述加法单元输入端，所述加法单元输出端连接所述暂存单元，所述暂存单元输出端连接所述加法单元的输入端，所述移位单元对输入数值循环右移k²d位；所述累加电路AC1包括移位单元及加法单元，所述移位单元输出端连接所述加法单元输入端。