[发明专利]半导体装置及其制造方法有效
申请号: | 201410444601.1 | 申请日: | 2014-09-03 |
公开(公告)号: | CN104916619B | 公开(公告)日: | 2019-07-12 |
发明(设计)人: | 河崎一茂;栗田洋一郎 | 申请(专利权)人: | 东芝存储器株式会社 |
主分类号: | H01L23/522 | 分类号: | H01L23/522;H01L21/768 |
代理公司: | 北京律盟知识产权代理有限责任公司 11287 | 代理人: | 张世俊 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 配线层 芯片 半导体层 贯通电极 电路面 背面 半导体装置 芯片层叠 对向 贯通 寄生电容 相反侧 凸块 制造 电路 | ||
1.一种半导体装置,其特徵在于包含:
第1芯片,包括:第1半导体层,具有第1电路面、及所述第1电路面的相反侧的第1背面;第1配线层,设置在所述第1电路面;第1背面电极,设置在所述第1背面;第1贯通电极,贯通所述第1半导体层而设置,并连接于所述第1背面电极及所述第1配线层;第1树脂层,设置在与所述第1配线层的所述第1电路面相反的面;及第1接合金属,贯通所述第1树脂层,并连接于所述第1配线层;
第2芯片,层叠在所述第1芯片的所述第1配线层侧,且包括:第2半导体层,具有与所述第1电路面对向的第2电路面、及所述第2电路面的相反侧的第2背面;第2配线层,设置在所述第2电路面;第2背面电极,设置在所述第2背面;第2贯通电极,贯通所述第2半导体层而设置,并连接于所述第2背面电极及所述第2配线层;第2树脂层,设置在与所述第2配线层的所述第2电路面相反的面,并与所述第1树脂层接合;及第2接合金属,贯通所述第2树脂层,并连接于所述第2配线层,并接合于所述第1接合金属;
第3芯片,层叠在所述第2芯片的所述第2背面侧,且包括:第3半导体层,具有第3电路面、及位于所述第3电路面的相反侧且与所述第2芯片对向的第3背面;第3配线层,设置在所述第3电路面;第3背面电极,设置在所述第3背面;第3贯通电极,贯通所述第3半导体层而设置,连接于所述第3背面电极及所述第3配线层;第3树脂层,设置在与所述第3配线层的所述第3电路面相反的面;及第3接合金属,贯通所述第3树脂层,并连接于所述第3配线层;以及
凸块,设置在所述第2背面电极与所述第3背面电极之间,并连接于第2背面电极与所述第3背面电极;
所述第1芯片与所述第2芯片的距离短于所述第2芯片与所述第3芯片的距离。
2.根据权利要求1所述的半导体装置,其特徵在于:所述第1芯片、所述第2芯片及所述第3芯片的数据输入输出线是相对于共用的数据输入输出端子并列连接的存储器芯片。
3.根据权利要求1或2所述的半导体装置,其特徵在于还包含逻辑芯片,所述逻辑芯片设置在所述第1芯片的所述第1背面侧,连接于所述第1贯通电极,控制所述第1芯片、所述第2芯片及所述第3芯片。
4.根据权利要求1或2所述的半导体装置,其特徵在于:所述第1芯片与所述第2芯片的层叠体是具有连续的侧面的长方体形状。
5.根据权利要求1或2所述的半导体装置,其特徵在于还包含第4芯片,所述第4芯片层叠在所述第3芯片的所述第3配线层侧,且包括:第4半导体层,具有与所述第3配线层对向的第4电路面;及第4配线层,设置在所述第4电路面,并与所述第3配线层连接。
6.根据权利要求5所述的半导体装置,其特徵在于:
所述第4芯片还包含第4贯通电极,所述第4贯通电极贯通所述第4半导体层而设置,并与所述第4配线层连接;
所述第3芯片与所述第4芯片的层叠体是具有连续的侧面的长方体形状。
7.根据权利要求1或2所述的半导体装置,其特徵在于还包括:
密封树脂,设置在所述第2芯片与所述第3芯片之间;
所述第1树脂层与所述第2树脂层的填料含量少于所述密封树脂的填料含量。
8.一种半导体装置的制造方法,其特徵在于:
使包含具有第1电路面与所述第1电路面的相反侧的第1背面的第1基板、设置在所述第1电路面的第1配线层、设置在所述第1配线层上的第1树脂层、及贯通所述第1树脂层并与所述第1配线层连接的第1接合金属的第1晶片的所述第1电路面和
包含具有第2电路面与所述第2电路面的相反侧的第2背面的第2基板、设置在所述第2电路面的第2配线层、及设置在所述第2配线层上的第2树脂层、及贯通所述第2树脂层并与所述第2配线层连接的第2接合金属的第2晶片的所述第2电路面对向,
且使所述第1接合金属与所述第2接合金属彼此在加压及加热下接合,将所述第1树脂层与所述第2树脂层、及所述第1晶片与所述第2晶片贴合;
在所述第1晶片与所述第2晶片贴合的状态下,对所述第1基板从所述第1背面侧进行研磨;
在通过所述研磨被薄化的所述第1基板,形成贯通所述第1基板而到达至所述第1配线层的第1贯通电极;
在所述第1背面上形成与所述第1贯通电极连接的第1背面电极;
于在形成着所述第1背面电极的所述第1基板的所述第1背面侧贴附有支撑体的状态下,对所述第2基板从所述第2背面侧进行研磨;
在通过所述研磨被薄化的所述第2基板,形成贯通所述第2基板而到达至所述第2配线层的第2贯通电极;
在所述第2背面上形成与所述第2贯通电极连接的第2背面电极;
形成所述第2贯通电极之后,去除所述支撑体,并将所述第1晶片与所述第2晶片的接合体单片化成多个芯片;
将包含具有第3电路面与位于所述第3电路面的相反侧的第3背面的第3基板、设置在所述第3电路面的第3配线层、贯通所述第3基板而到达所述第3配线层的第3贯通电极、及设置在与所述第3配线层的所述第3电路面相反的面的第3树脂层、及设置在所述第3背面上且与所述第3贯通电极连接的第3背面电极的第3芯片,以单片化的所述第2晶片的所述第2背面与所述第3背面对向的方式,层叠在所述第2晶片上,且隔着凸块将所述第2背面电极与所述第3背面电极连接;且
所述第1基板与所述第2基板的距离短于所述第2基板与所述第3基板的距离。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东芝存储器株式会社,未经东芝存储器株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410444601.1/1.html,转载请声明来源钻瓜专利网。