[发明专利]一种大功率PIN器件硅外延片的制造方法

说明书

技术领域

本发明涉及半导体硅材料领域的硅外延片，具体而言，是关于一种大功率PIN器件硅外延片的制造方法。

背景技术

PIN二极管(positive-intrinsic-negative diode，缩写为PIN diode)，是在两种半导体之间的PN结，或者半导体与金属之间的结的邻近区域，吸收光辐射而产生光电流的一种光检测器。普通的二极管由PN结组成，在P和N半导体材料之间加入一薄层低掺杂的本征(Intrinsic)半导体层，组成的这种P-I-N结构的二极管就是PIN器件。PIN器件是广泛应用于微波、电力和光电领域中的一种常见半导体器件，在微波领域中多用作微波开关、微波衰减器、微波限幅器、数字移相器等；在电力领域中多用作大功率整流管等；在光电领域中多用作光电检测器等等。

众所周知，在重掺As衬底上淀积极低浓度的外延层是极其困难的。目前国际上一般采用低压低温外延生长和等离子体增强化学汽相淀积，但这种方法设备复杂、价格昂贵，在一定条件下限制其使用范围，而且低压淀积时生长速率较慢，不适用于生长5μm以上的外延层。外延生长工艺是一种在单晶衬底的表面上淀积一个单晶薄层的方法，由于对杂质浓度有良好的控制以及能获得晶体的完整性，气相外延得到了最广泛的应用。

在重掺As衬底上进行轻掺杂外延层的生长，理想的外延层与衬底的过渡区是陡峭的。然而在实际生长过程中，由于杂质原子由高浓度衬底向外延层的固态扩散和在外延前的HCl腐蚀、H₂处理和外延生长时的高温，使重掺衬底片的杂质原子从正面、边缘和背面从由固相蒸发到反应室的气相中，虽经大流量气体吹除，仍有部分杂质留在衬底表面的滞留层内，在外延生长时进入外延层形成气相自掺杂，致使衬底与外延层界面杂质浓度过高，造成过渡区加宽，从而减少外延层的有效厚度。同时气相自掺杂对外延层表面径向电阻率分布的均匀性产生很大的影响，使外延片中心电阻率高，边缘电阻率低，制成器件时其击穿电压Vbc是中间大边缘小，造成击穿电压和串联电阻的不均匀。

发明内容

针对现有技术中存在的问题，依据外延工艺自掺杂效应的产生机理、抑制方法以及固态扩散理论，本发明提出了一种新型的硅外延工艺技术，与常规外延方法相比较，其技术特点如下：长时间小流量气体腐蚀，使石墨基座表面的多晶硅充分转移到衬底片背面以达到背面包封的要求；变速大流量H₂吹除外延反应室中残余的杂质原子；使用低温低速率生长条件，减少固相和气相自掺杂的影响。

本发明的技术方案如下：

a.为满足大功率PIN器件的设计要求，选用重掺As的N型<100>抛光片，电阻率≤0.003Ω·cm，在15mm×15mm的局部平整度≤1.5mm，背面无背封氧化层；

b.外延生长之前，石墨基座必须进行HCl高温处理，去除基座上残余的反应物，并淀积—层高纯多晶硅；

c.为了得到外延前洁净的表面和石墨基座上高纯多晶硅充分转移到衬底片背面，适当增加气体腐蚀时间，在1130-1150℃，选择合适的HCl流量3～4L/min，气体腐蚀时间20min，气体腐蚀结束后，温度降至900℃，采用H₂流量由320slm→100slm→320slm交替变速吹除10min，以排除外延反应室中残余的杂质，减小外延生长中的自掺杂效应；

d.外延生长工艺：综合考虑自掺杂，晶格质量、表面浓度控制及生产效率等因素，选择适当的双层外延工艺条件，硅源采用超高纯三氯氢硅(TCS)，第一层纯度外延层，生长温度1000～1020℃，生长速率0.3～0.5μm/min，第二步生长温度1030～1050℃，生长速率为0.3～0.5μm/min，按照外延层技术要求选择适当的掺杂源流量和生长时间。

本发明“一种大功率PIN管用硅外延片的制造方法”，采用独特的HCl气体腐蚀工艺、背面包封工艺以及变温变速大流量H₂吹扫，最大限度的减少气相自掺杂的效应；双层外延生长，减小衬底的杂质向外延层扩散，从而减少过渡区宽度，提高器件的击穿电压和降低饱和压降，保证器件的性能和成品率。

具体实施方式

以下通过具体实施例对本发明进行详细地说明：