[发明专利]用于高速缓存占据确定和指令调度的方法和装置

说明书

装置和方法用于确定一个或多个操作所需要的数据是否存储在高速缓存中并且基于所述确定调度操作以供执行。例如，处理器的一个实施例包括：包括至少1级（L1）高速缓存的分层级的高速缓存级，用于对数据进行缓存；高速缓存占据确定逻辑，用于确定与一个或多个随后操作相关联的数据是否存储在一个高速缓存级中；以及调度逻辑，用于基于与随后操作相关联的数据是否存储在高速缓存级中的确定来调度随后操作的执行。

技术领域

本发明大体涉及计算机处理器的领域。更具体地，本发明涉及用于高速缓存占据确定和指令调度的装置和方法。

背景技术

数据高速缓存未命中导致程序代码的低效执行，因为如果执行操作所需要的数据没有存储在高速缓存中，则必须花费大量时间（例如微处理器周期）来从存储器检索数据。对该问题之前的一种解决方案是数据预取，其中提供显式架构支持以预计将需要的数据并且预取该数据以缓存。另一解决方案是使用高速缓存遗忘和高速缓存意识算法，其确定如何优化存储器中的数据结构的布局，而不使用任何特殊的架构支持或交互。

附图说明

从结合以下各图的以下详细描述，可以得到对本发明的更好理解，其中：

图1A是图示了根据本发明的实施例的示例性有序管线和示例性寄存器重命名、无序发布（issue）/执行管线二者的框图；

图1B是图示了根据本发明的实施例的要包括在处理器中的有序架构核的示例性实施例和示例性寄存器重命名、无序发布/执行架构核二者的框图；

图2是根据本发明的实施例的具有集成存储器控制器和图形的多核处理器和单核处理器的框图；

图3图示了依照本发明的一个实施例的系统的框图；

图4图示了依照本发明的实施例的第二系统的框图；

图5图示了依照本发明的实施例的第三系统的框图；

图6图示了依照本发明的实施例的片上系统（SoC）的框图；

图7图示了根据本发明的实施例的与使用软件指令转换器来将源指令集中的二进制指令转换成目标指令集中的二进制指令形成对比的框图；

图8图示了具有用于确定高速缓存占据的逻辑的架构的一个实施例。

图9图示了用于确定高速缓存占据并且基于所述确定执行随后操作的方法的一个实施例。

图10图示了用于确定高速缓存占据并且基于所述确定执行来自工作队列的工作项目的方法的一个实施例。

具体实施方式

在以下描述中，出于解释的目的，阐述众多具体细节以便提供对下文描述的本发明的实施例的透彻理解。然而，本领域技术人员将清楚的是，本发明的实施例可以在没有这些具体细节中的一些的情况下实践。在其他实例中，以框图形式示出公知的结构和设备以避免使本发明的实施例的底层原理模糊。

示例性处理器架构和数据类型

图1A是图示了根据本发明的实施例的示例性有序管线和示例性寄存器重命名、无序发布/执行管线二者的框图。图1B是图示了根据本发明的实施例的要包括在处理器中的有序架构核和示例性寄存器重命名、无序发布/执行架构核的示例性实施例二者的框图。图1A-1B中的实线框图示了有序管线和无序管线，而虚线框的可选添加图示了寄存器重命名、无序发布/执行管线和核。在给定有序方面是无序方面的子集的情况下，将描述无序方面。

在图1A中，处理器管线100包括获取级102、长度解码级104、解码级106、分配级108、重命名级110、调度（还称为分派或发布）级112、寄存器读取/存储器读取级114、执行级116、回写/存储器写入级118、异常处置级122和提交级124。