[发明专利]超微间距PoP无芯封装

权利要求书

1.一种半导体器件封装组件，包括：

衬底，包括一个或多个介电材料层，并且在所述介电材料层中的一个或多个中具有一条或多条导电迹线；

至少部分地覆盖所述衬底的顶表面的加强层，所述加强层与所述衬底直接接触，其中所述加强层包括耦接到所述衬底并且在所述加强层的顶表面处暴露的一个或多个端子，并且其中所述加强层包括暴露位于所述衬底的所述顶表面的至少部分上的端垫盘图案的开口；和

裸片，耦接到所述衬底的所述顶表面上的所述端垫盘图案，其中所述裸片被定位在所述加强层中的所述开口中；

其中所述衬底的所述顶表面上的所述端垫盘图案由所述衬底的所述顶表面处的介电材料层中的导电迹线来限定，并且其中所述顶表面处的导电迹线暴露于所述加强层中的所述开口中。

2.根据权利要求1所述的组件，其中所述衬底为无芯衬底。

3.根据权利要求1所述的组件，其中所述加强层包括芯材料、层合层和金属层。

4.根据权利要求1所述的组件，其中所述加强层中的所述端子包括穿过所述加强层的至少部分地填充有金属的通路。

5.根据权利要求1所述的组件，其中位于所述衬底上方的所述加强层的高度基本上类似于位于所述衬底上方的所述裸片的高度。

6.根据权利要求1所述的组件，其中所述裸片包括片上系统(“SoC”)裸片。

7.一种用于形成半导体器件封装组件的方法，包括：

在载体上形成加强层；

在所述加强层上形成衬底，所述衬底的顶表面与所述加强层直接接触；

从所述加强层和所述衬底移除所述载体；

移除所述加强层的一部分以在所述加强层中形成开口，其中所述衬底的顶表面的至少部分在所述开口中暴露；以及

将裸片耦接到所述衬底的顶表面的所暴露的部分。

8.根据权利要求7所述的方法，其中所述加强层包括芯材料，所述方法还包括形成穿过所述芯材料的一条或多条通路以及用金属至少部分地填充所述通路。

9.根据权利要求7所述的方法，其中所述加强层包括芯材料，所述方法还包括利用激光烧蚀所述芯材料来形成所述开口的至少部分。

10.根据权利要求7所述的方法，其中通过形成所述加强层，然后将所述加强层耦接到所述载体来在所述载体上形成所述加强层。

11.根据权利要求7所述的方法，其中所述衬底包括一个或多个聚合物材料层，在所述聚合物材料层中具有一条或多条导电迹线，所述方法还包括在所述衬底的位于所述开口中的所述表面上暴露所述导电迹线中的至少一者，以及将所述裸片耦接到所暴露的导电迹线。

12.根据权利要求7所述的方法，其中所述衬底形成在所述加强层上并且与所述加强层直接接触，而没有居间材料。

13.根据权利要求7所述的方法，还包括在所述衬底的与所述加强层相背对的表面上形成掩模，以及在所述衬底的表面上形成由所述掩模限定的一个或多个端子。