[发明专利]形成具有侧壁衬垫的鳍状物结构的装置和方法

说明书

背景技术

在微电子器件应用中迫切需要诸如磷化铟铝的外延材料到诸如硅衬底的衬底上的集成。高质量外延材料增强了诸如片上系统(SoC)、高电压和RF设备以及互补金属氧化物硅(CMOS)应用等应用的性能。该集成涉及可能由于两种材料之间的晶格特性的失配而产生的制造挑战。

附图说明

虽然说明书以特别指出并清楚地主张某些实施例的权利要求结束，当结合附图阅读时，根据实施例的以下描述可以更容易确定这些实施例的优点，附图中：

图1a-1i表示根据各种实施例的结构的横截面视图。

图2a-2c表示根据各种实施例的结构的横截面视图。

图3表示根据实施例的方法的流程图。

图4是实现一个或多个实施例的内插器。

图5是根据实施例构建的计算设备。

具体实施方式

在以下详细描述中，参考附图，附图通过例示的方式示出其中可以实践方法和结构的特定实施例。这些实施例足够详细地被描述以使本领域中的技术人员能够实践实施例。应理解，各种实施例虽然是不同的，但不一定是相互排他的。例如，本文中结合一个实施例所述的特定特证、结构或特性可以在其它实施例内实现，而不偏离实施例的精神和范围。此外，应理解，在每个所公开的实施例内的个体元件的位置或设置可以被修改而不偏离实施例的精神和范围。在附图中，相似的附图标记贯穿几个视图可以指相同或相似的功能。

各种操作将以对理解本文的实施例最有帮助的方式依次被描述为多个分立的操作，然而描述的顺序不应被解释为暗示这些操作必须依赖该顺序。特别是，这些操作不需要以呈现的顺序被执行。

可以在诸如半导体衬底的衬底上形成或执行实施例的实施方式。在一种实施方式中，半导体衬底可以是使用体硅或绝缘体上硅子结构形成的晶体衬底。在其它实施方式中，可以使用替代的材料形成半导体衬底，这些材料可以或可以不与硅组合，包括但不限于锗、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓、砷化铟镓、锑化镓、或III-V族或IV族材料的其它组合。虽然这里描述了可以形成衬底的材料的几个示例，但是可以用作可以在其上构建半导体器件的基础的任何材料落在本文的实施例的精神和范围内。

描述了形成和利用微电子结构的方法和相关联的结构，例如形成在衬底上的外延鳍状物结构。那些方法/结构可以包括设置在衬底上的外延子鳍状物结构，其中子鳍状物结构的第一部分设置在衬底的一部分内，而子鳍状物结构的第二部分设置成与隔离材料相邻。鳍状物器件结构设置在子鳍状物结构上，其中鳍状物器件结构包括外延材料。衬垫设置在子鳍状物结构的第二部分和隔离材料之间，衬垫包括在子鳍状物结构的第二部分和隔离材料之间的屏障。衬垫在子鳍状物结构和隔离材料之间提供了化学上稳定的非反应性屏障，以使诸如叠置故障的缺陷形成减少。在实施例中，缺陷的数量可以包括小于百万分之一(ppm)。

例如，图1a-1i示出形成微电子结构的实施例的横截面视图，微电子结构例如设置在衬底上的外延鳍状物结构。在实施例中，微电子器件100可以包括衬底102(图1a)。在实施例中，衬底102可以包括硅衬底，并且例如可以p掺杂有p型材料/元素，例如硼。在另一实施例中，衬底102例如可以包括电路元件，例如晶体管和无源元件。在实施例中，衬底102可以包括CMOS衬底102的一部分，并可以包括p型金属氧化物半导体(PMOS)和n型金属氧化物半导体(NMOS)晶体管。在实施例中，微电子器件100可以包括三栅极晶体管的一部分、栅极环绕(GAA)晶体管或任何其它类型的多栅极晶体管。在实施例中，微电子器件100可以包括化合物(包括III-V族材料)晶体管的一部分。

在实施例中可以包括硅的牺牲鳍状物104可以设置在衬底102上。在实施例中，牺牲鳍状物104可以定向成使得它正交地设置在衬底102上。衬垫106可以形成在牺牲鳍状物104上和衬底102的表面103上(图1b)。在其它实施例中，衬垫可以不形成在衬底表面103上，并且在一些实施例中，衬垫106可以只形成在牺牲鳍状物104上。在实施例中，衬垫106可以包括不与III族到V族材料发生化学反应的材料。在实施例中，衬垫106可以包括小于大约100埃的厚度。在实施例中，衬垫材料可以包括氮化硅、氮氧化硅、氧化铪和氧化铝中的至少一个。在实施例中，衬垫106不包括二氧化硅。例如，可以利用诸如物理气相沉积(PVD)、原子层沉积(ALD)和/或化学气相沉积(CVD)工艺的沉积工艺来形成衬垫106。