[发明专利]一种降低EMI风险的有源晶振布线方法

说明书

技术领域

本发明涉及电磁兼容设计领域，具体涉及一种降低EMI风险的有源晶振布线方法。

背景技术

EMI即电磁干扰。电磁干扰分为传导电磁干扰（Conducted EMI）和辐射电磁干扰（Radiated EMI）。其中，传导电磁干扰噪声在火线、中线与地线间传播，包括火线与地线、中线与地线间的共模噪声（Common-mode Noise），以及火线与中线间的差模噪声（Differential-mode Noise）。辐射电磁干扰噪声以辐射电磁场的形式在空间传播，包括由于非良好接地或接地反射电位不为零引起的共模噪声，以及由于没有很好控制的大信号环路引起的差模噪声。此外，无论是多么复杂的电子设备或系统，产生电磁干扰需要同时具备以下三个条件，即电磁干扰三要素：干扰源、干扰传播途径（或传输通道）以及敏感设备。干扰源是指产生电磁干扰的电子设备或系统，干扰传播途径（或传输通道）包括线缆，空间等，敏感设备是指易受电磁干扰影响的电子设备或系统。

随着无线通信设备的增多，以及人们认识水平的扩大，电磁污染及电磁干扰问题越来越引起人们的关注。如何保证设计的产品不会干扰到其他产品的性能，且能够抵抗住外界及自身干扰的影响，成为越来越重要的问题。由于造成电磁兼容问题的因素很多，并且在电磁兼容设计的后期，需要投入的人力、物力也会越大，但成效往往较差。因此，通过前期设计，将可能会造成电磁兼容问题的因素解决或降低风险是至关重要的。

晶振的作用是为板卡提供稳定的时序，使其正常工作，是每个板卡所必需的器件。但晶振谐波的能量较高，很容易通过空间传播，干扰到周围的电路或直接辐射到空间中去。因此，晶振电路的设计好坏，能够很大程度地降低板卡造成电磁兼容问题的风险。

改进前layout的做法只是：将电源滤波电容等器件尽可能地放置电源输入端，偏置电路和终端匹配电路尽可能靠近信号终端放置，差分信号两部分控制等长，并将其他信号尽可能远离晶振电路放置。

发明内容

本发明要解决的技术问题是：本文提出的一种降低EMI风险的有源晶振布线方法，是通过改进晶振电路的layout布线方法来降低晶振的EMI风险。简单有效，且不会造成额外的成本。

晶振因品质因素较高，含有大量高能量的谐波。一般晶振电路都会有电容滤波。六引脚的有源晶振滤波电容放在电源引脚上。输出电路一般为LVECL形式（Low Voltage Emitter Couple Logic: 低电压射极耦合逻辑电路）。晶振输出端串接电路，末端采用RC网络实现直流偏置、交流终端匹配。

本发明所采用的技术方案为：

一种降低EMI风险的有源晶振布线方法，通过将晶振及其外围元件电路的GND全部连接在一起，并形成环路将晶振及外围元件和信号全部包裹起来，可有效降低晶振的EMI风险。

所述晶振外围元件包括滤波电路、偏置及终端匹配电路。

布线时，将电源滤波电路器件尽可能地放置于电源输入端，偏置及终端匹配电路尽可能靠近信号终端放置，差分信号两部分控制等长。

一种降低EMI风险的有源晶振电路板，所述电路板的晶振及其外围元件电路的GND全部连接在一起，并形成环路将晶振及外围元件和信号全部包裹起来。

本发明有益效果：本发明方法可将晶振模块与其他信号相对隔离，有效降低晶振对外界的干扰，最大程度的降低系统EMI风险，提高系统性能。

附图说明

图1为晶振电路原理图。

具体实施方式

下面根据说明书附图，结合具体实施例，对本发明进一步说明：

一种降低EMI风险的有源晶振布线方法，通过将晶振及其外围元件的GND全部连接在一起，并形成环路将晶振及外围元件和信号全部包裹起来，可有效降低晶振的EMI风险。

如图1所示，以sas背板上的晶振电路为例，电源输入端配有滤波电路，电路输出形式为LVECL结构，在信号线末端，配有偏置电路及终端匹配电路，通过将晶振及其外围元件电路的GND全部连接在一起，并形成环路将晶振及外围元件和信号全部包裹起来，可有效降低晶振的EMI风险。

所述晶振外围元件包括滤波电路、偏置及终端匹配电路。

一种降低EMI风险的有源晶振电路板，所述电路板的晶振及其外围元件电路的GND全部连接在一起，并形成环路将晶振及外围元件和信号全部包裹起来。

布线时，将电源滤波电路器件尽可能地放置于电源输入端，偏置及终端匹配电路尽可能靠近信号终端放置，差分信号两部分控制等长。

测试分析：