[发明专利]一种线路板Dk测试图形及线路板Dk测试方法

说明书

技术领域

本发明涉及线路板Dk测试领域，尤其涉及一种线路板Dk测试图形及线路板Dk测试方法。

背景技术

随着高速线路板（也即高速线路板）的飞速发展，传统线路板中的阻抗控制问题越发突出。为了得到更低的损耗，要求线路板阻抗控制达到小于10%，甚至5%以内的偏差范围。在线路板阻抗控制中，Dk是最重要的一个变量。得到了线路板加工中准确的介质层Dk数据，可以为高精度的阻抗公差控制提供非常重要的前提条件。

传统的Dk测试方法主要依照IPC TM650中SPDR方法测量，所用的样品为线路板覆铜板蚀刻掉铜皮后的芯板或线路板覆铜板压合前的半固化片，所得到的Dk仅仅为纯介质的Dk。但在线路板加工中引入了大量的铜箔表面粗化、烘烤、化学药水处理、机械应力处理等工艺，均会对线路板的本身Dk起到改变的作用。因此，SPDR方法得到的Dk值与线路板的本身真实Dk相距甚远。这就导致设计阻抗时，Dk的偏差会使模拟阻抗偏离真实值，从而也造成了实际的线路板成品的阻抗控制精度问题。

另外，SPDR方法需采用谐振腔和VNA，所涉及到的设备价格十分昂贵，对线路板工厂而言，性价比非常低，因此少有线路板工厂会购买。

发明内容

本发明所要解决的技术问题是克服现有技术的不足，提供一种成本低、测试精度高且能同时获得多层芯板和半固化片Dk值的线路板Dk测试方法。

本发明还提供了在上述线路板Dk测试方法中运用到的线路板Dk测试图形，该图形结构简单，能有效提高阻抗线抗干扰能力。

本发明所述线路板Dk测试图形所采用的技术方案是：本发明所述图形设计在线路板内的芯板上，所述图形由导通孔和阻抗线组成，所述导通孔与所述阻抗线相导通，所述阻抗线为不等宽阻抗线。

进一步地，所述阻抗线上被测区间阻抗线的线宽度小于其它区域的线宽度。

进一步地，在所述被测区间阻抗线的外围设置有若干接地孔，所述接地孔的孔径与所述导通孔的孔径相同，均为1.0～1.5mm。

进一步地，在所述导通孔的外围设置有接地孔，所述接地孔的孔径与所述导通孔的孔径相同，均为1.0～1.5mm。

更进一步地，位于所述被测区间阻抗线外围的接地孔孔径边缘距离被测区间阻抗线边缘间距为2mm，位于所述导通孔外围的接地孔边缘距离所述导通孔的边缘间距为3～5mm。

本发明所述线路板Dk测试方法所采用的技术方案为：该方法采用了如上所述的线路板Dk测试图形，该方法包括以下步骤：

（1）基于线路板Dk测试图形，针对待测线路板中包含的每种半固化片设计对应的阻抗线，所述阻抗线的阻抗值均设定为50ohm；

（2）制作设计有如步骤（1）所述阻抗线的线路板，所述线路板经过TDR测试，得到线路板中阻抗线的阻抗实测值；

（3）将所述线路板上的所有与半固化片对应的阻抗线做切片测试，得到阻抗线的线宽、介质层厚度和铜厚参数；

（4）把步骤（2）获得的阻抗实测值和步骤（3）中获得的切片测试参数代入到SI8000阻抗计算软件中进行模拟，得到待测线路板介质的Dk值。

进一步地，所述步骤（2）中，所述线路板由位于外层的铜箔和若干层半固化片及若干芯板组成，任意两层芯板之间、铜箔与芯板之间均由半固化片间隔，在所述芯板的一面上设置阻抗线参考层，另一面上设置阻抗线，在线路板层叠时，若干层所述芯板为相同的设置方式，当芯板的阻抗线参考层的一面朝上时，全部芯板的带阻抗线参考层的一面均朝上，带阻抗线的一面均朝下；当芯板的阻抗线参考层的一面朝下时，全部芯板的带阻抗线参考层的一面均朝下，带阻抗线的一面均朝上。

进一步地，所述步骤（3）中，切片的位置位于线路板Dk测试图形中的阻抗线上的被测区间。

更进一步地，所述阻抗线为单端带状线结构，还可以是差分带状先结构。

本发明的有益效果是：本发明通过设计独特的线路板阻抗测试图形，采用不等宽的阻抗线设计，从而可以精确定位与TDR值相对应的线路板上阻抗线具体位置，从而提高Dk测试的精度，此外，可以同时得到四种以上的线路板覆铜板芯板和半固化片的Dk值；本发明根据所需测量的半固化片种类设计对应的叠构，可随半固化片种类增加而增加层次，达到覆盖所有半固化片测试的目的；另外，本发明不涉及SPDR方法中所需的谐振腔和VNA，故成本低，对一般的线路板企业均能接受。

附图说明

图1是所述线路板Dk测试图形的简易结构示意图；

图2是本发明所述线路板构成的简易横截面结构示意图；