[发明专利]阵列基板、显示面板、显示装置以及阵列基板的制作方法

权利要求书

1.一种阵列基板，包括在衬底基板上相互绝缘并且交叉以限定多个亚像素单元的栅线和数据线，每个亚像素单元内形成有薄膜晶体管和像素电极，所述数据线包括并排设置在每两列相邻亚像素单元之间的第一数据线和第二数据线，其中在每两列相邻亚像素单元中，奇数行亚像素单元连接第一数据线，且偶数行亚像素单元连接第二数据线，其特征在于，在每两个列相邻亚像素单元之间，至少部分的所述第一数据线和相邻的所述第二数据线不同层设置。

2.根据权利要求1所述的阵列基板，其特征在于，

所述第一数据线包括交替设置的多个第一节段和第二节段，每个所述第一节段和每个所述第二节段与所述薄膜晶体管的栅电极同层设置，并且每个所述第一节段和毗邻的第二节段通过第一电连接件相互电连接；以及

所述第二数据线与所述薄膜晶体管的源/漏电极同层设置。

3.根据权利要求2所述的阵列基板，其特征在于，

所述第一数据线的每个所述第一节段在其沿所述第一数据线的延伸方向的两个端部设置有贯穿所述薄膜晶体管的栅极绝缘层和钝化层的第一过孔；

所述第一数据线的每个所述第二节段在其沿所述第一数据线的延伸方向的两个端部设置有贯穿所述栅极绝缘层和所述钝化层的第二过孔；

所述薄膜晶体管的源/漏电极上方设置有贯穿所述钝化层的第三过孔；以及

所述第一电连接件通过所述第一过孔、所述第二过孔和所述第三过孔，电连接所述源/漏电极、所述第一数据线的每个第一节段以及与所述第一节段毗邻的第二节段。

4.根据权利要求2或3所述的阵列基板，其特征在于，

所述第一电连接件与每个亚像素单元的所述像素电极同层设置。

5.根据权利要求1所述的阵列基板，其特征在于，

所述第一数据线包括交替设置的多个第一节段和第二节段，所述第一节段与所述薄膜晶体管的源/漏电极同层设置，所述第二节段与所述薄膜晶体管的栅电极同层设置，并且每个所述第一节段和毗邻的第二节段通过第二电连接件相互电连接。

6.根据权利要求5所述的阵列基板，其特征在于，

所述第二数据线与所述薄膜晶体管的源/漏电极同层设置。

7.根据权利要求6所述的阵列基板，其特征在于，

所述第一数据线的每个所述第一节段在其沿所述第一数据线的延伸方向的两个端部设置有贯穿所述薄膜晶体管的钝化层的第四过孔；

所述第一数据线的每个所述第二节段在其沿所述第一数据线的延伸方向的两个端部设置有贯穿所述栅极绝缘层和所述钝化层的第五过孔；以及

所述第二电连接件通过所述第四过孔和所述第五过孔，电连接所述第一数据线的每个所述第一节段和与所述第一节段毗邻的第二节段。

8.根据权利要求5-7中任意一项所述的阵列基板，其特征在于，

所述第二电连接件与每个亚像素单元的所述像素电极同层设置。

9.根据权利要求6所述的阵列基板，其特征在于，

所述第二数据线包括交替设置的多个第一节段和第二节段；

所述第二数据线的所述第一节段与所述第一数据线的所述第一节段并排设置，并且与所述薄膜晶体管的栅电极同层设置；

所述第二数据线的所述第二节段与所述第一数据线的所述第二节段并排设置，并且与所述薄膜晶体管的源/漏电极同层设置；以及

所述第二数据线的所述第一节段和第二节段通过第三电连接件相互电连接。

10.根据权利要求9所述的阵列基板，其特征在于，

所述第二数据线的每个所述第一节段在其沿所述第二数据线的延伸方向的两个端部设置有贯穿所述薄膜晶体管的栅极绝缘层和钝化层的第六过孔；

所述第二数据线的每个所述第二节段在其沿所述第二数据线的延伸方向的两个端部设置有贯穿所述钝化层的第七过孔；以及

所述第三电连接件通过所述第六过孔和所述第七过孔，电连接所述第二数据线的每个所述第一节段和与所述第一节段毗邻的第二节段。

11.根据权利要求9或10所述的阵列基板，其特征在于，

所述第三电连接件与每个亚像素单元的所述像素电极同层设置。

12.一种显示面板，包括如权利要求1-11中任意一项所述的阵列基板。

13.一种显示装置，包括如权利要求12所述的显示面板。