[发明专利]异步电路系统对同步随机存储器的写入电路和读取电路在审
申请号: | 201510718532.3 | 申请日: | 2015-10-29 |
公开(公告)号: | CN105355229A | 公开(公告)日: | 2016-02-24 |
发明(设计)人: | 岑峰 | 申请(专利权)人: | 同济大学 |
主分类号: | G11C7/10 | 分类号: | G11C7/10 |
代理公司: | 上海智信专利代理有限公司 31002 | 代理人: | 吴林松;张洁 |
地址: | 200092 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 异步 电路 系统 同步 随机 存储器 写入 读取 | ||
技术领域
本发明属于接口电路技术领域,涉及一种接口电路,尤其是写入电路和读取电路。
背景技术
目前大部分数字电路设计都采用同步方式,即同步电路。同步电路的设计基于以下两个基本假设来简化:电路中的所有信号都采用二进制;所有的模块都共享一个公共的离散时序,该时序由分布于整个电路中的全局时钟信号来定义。
而异步数字电路,简称异步电路,本质上和同步电路不同;虽然也采用二进制信号,但没有公共的离散时序,不需要全局时钟。异步电路一般通过握手协议实现不同部件之间的数据同步、通信以及运算顺序。和同步电路相比,异步电路没有高频时钟,而且电路的翻转只在输入数据发生改变时进行;同时,和同步电路不同,异步电路不需要用寄存器对组合逻辑的输出进行同步。因此,异步电路具有低功耗、高速、低电磁噪声辐射、易模块化和易重用的特点,是一种典型的绿色电路。
由于异步电路具有上述优点,最近几年越来越受到重视,一些异步CMOS数字集成电路也逐渐占领市场,如智能卡市场,异构多核处理器市场等。但目前异步电路在CMOS集成电路设计当中尚存在异步IP模块缺乏的问题,特别是随机存储器缺乏的问题。随机存储器在大部分异步电路系统中都要用到。目前CMOS异步集成电路设计当中通常采用寄存器或锁存器进行设计从而导致电路复杂且功耗较高;也可以采用全定制的方法设计,这种方法设计过程繁琐复杂,而且需要针对特定的集成电路制造工艺进行,可移植性较差。同时,采用这些方法设计得到的随机存储器可测试性较差,不利于大规模生产。
因此,如果异步电路系统中能采用现有的同步电路中成熟的、具有较好可测性的同步随机存储器模块,将极大地降低异步电路系统的设计与制造成本。
在异步电路中最常用的一种握手协议是四相双轨握手协议。四相双轨握手协议是指采用双轨编码方式和四相信号传输协议进行握手通信。双轨编码是指通过使用两条线表示一个信息位的方式将请求信号与数据信号放在一起编码,形成用于通信的信号,即用两条导线来表示一位信息x。其中一条导线x.t表示逻辑1(或真值),另一条导线x.f表示逻辑0(或假值)。{x.t,x.f}={1,0}和{x.t,x.f}={0,1}为“有效”状态,分别表示1和0;{x.t,x.f}={0,0}表示“空”状态;而{x.t,x.f}={1,1}在协议中不使用。四相信号传输协议需要有置低电平的步骤并且是电平敏感的,所以又被称为归零信号传输协议或电平敏感信号传输协议。四相信号传输协议完成一个握手过程需要四个步骤:发送端发出数据并将请求信号置为高电平;接收端接收数据并将应答信号置为高电平;发送端响应接收端并将请求信号置为低电平;接收端响应发送端并将应答信号置为低电平。四相双轨握手通道如图1所示;四相双轨握手协议的通信步骤如图2所示。
第一步发送端开始发送有效信息,对于只有一个信息位的情况,即发送{x.t,x.f}={1,0}或{x.t,x.f}={0,1}状态。
第二步接收端收到信息后,对于多个信息位的情况,需要等到所有信息位的通道都变为“有效”状态后,将应答信号置为高电平。
第三步发送端收到应答信号(即应答信号为高)后发送“空”状态信息,即对于单个信息位的情况即{x.t,x.f}={0,0}状态,对于多个信息位的情况需要将所有信息位的通道都置为“空”状态,作为回应。
最后接收端在发现所有信息位通道都为“空”状态信息后将应答信号置为低电平作为应答完成信息传送。
静态随机存储器(SRAM)是一种不需要刷新电路即能保存它内部存储的数据,可以按照随机顺序进行读写的存储器。静态随机存储器有单端口和双端口之分,单端口只有一套时钟、地址和数据端口,双端口有两套时钟、地址和数据端口。通常其主要控制信号包括:
ADD:地址信号,用A[m:0]表示(m+1)位地址信号,A[i]表示第i位地址信号;
:模块选择信号,通常低电平表示该存储器模块被选中;
:写允许信号,通常低电平表示写操作有效;
RE:读允许信号,通常高电平表示读操作有效;
D_out:数据输出信号,用D_out[n:0]表示(n+1)位数据输出信号,D_out[j]表示第j位数据输出信号;
D_in:数据输入信号,用D_in[n:0]表示(n+1)位数据输入信号,D_in[j]表示第j位数据输入信号;
:数据输出允许信号,低电平有效;
CLK:时钟信号。
发明内容
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于同济大学,未经同济大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201510718532.3/2.html,转载请声明来源钻瓜专利网。
- 上一篇:定子绕线组合模具
- 下一篇:一种直驱风力发电机定子端环排圆工装装置