[发明专利]一种半导体器件的制造方法

说明书

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法。

背景技术

在半导体制造工艺中，所形成的浅沟槽隔离(STI)结构的性能对于最后形成的半导体器件的性能和良率而言至关重要。

现有的浅沟槽隔离结构的制造方法包括以下几个主要步骤：如图1A-1B所示，首先，在半导体衬底100上形成缓冲层101和硬掩膜层(SiN)102，图案化缓冲层和硬掩膜层，刻蚀半导体衬底形成浅沟槽隔离结构的开口，再沉积浅沟槽隔离材料103填充所述开口，并进行CMP停止于硬掩膜层102上，再去除硬掩膜层102，形成浅沟槽隔离结构103，该浅沟槽结构103高于半导体衬底100表面的高度称为STI台阶高度，并对STI台阶高度进行检测。

当CMOS器件的尺寸缩小到28nm节点及以下时，在浅沟槽隔离结构的制作工艺中，有源区硬掩膜层SiN移除后，浅沟槽隔离结构(STI)的台阶高度(step high)控制变的越来越困难。通常在台式工具中使用H₃PO₄来去除硬掩膜层SiN，H₃PO₄接触到STI时会引起浅沟槽隔离结构中填充的材料的损失，而H₃PO₄对氧化物的刻蚀速率不稳定(0-1.7A/Min)，因此而使得STI的台阶高度波动很大，在之后的多晶硅CMP后使得多晶硅层的厚度不均匀，进而导致最终的良率损失。

因此，为解决现有技术中的上述技术问题，有必要提出一种新的半导体器件的制造方法。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实 施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了克服目前存在的问题，本发明提供一种半导体器件的制造方法，所述方法包括：

步骤S1：提供半导体衬底，在所述半导体衬底的表面上形成有定义有浅沟槽隔离结构的图案的硬掩膜层；

步骤S2：在所述半导体衬底中形成浅沟槽隔离结构，其中，所述浅沟槽隔离结构的表面低于所述硬掩膜层的表面高于所述半导体衬底的表面；

步骤S3：在所述浅沟槽隔离结构的表面上沉积形成保护层；

步骤S4：去除所述硬掩膜层；

步骤S5：去除所述保护层。

进一步，在所述步骤S2中，形成所述浅沟槽隔离结构的步骤包括：

步骤S21：以图案化的所述硬掩膜层为掩膜，刻蚀部分所述半导体衬底形成沟槽；

步骤S22：在所述硬掩膜层的开口中和所述沟槽中沉积形成浅沟槽隔离材料，并进行化学机械研磨，直到暴露所述硬掩膜层的表面，以形成所述浅沟槽隔离结构。

进一步，所述步骤S3包括：

在所述浅沟槽隔离结构的表面上以及所述硬掩膜层的表面上沉积形成所述保护层；

对所述保护层执行化学机械研磨，直到暴露所述硬掩膜层的表面。

进一步，所述保护层的材料包括多晶硅。

进一步，所述多晶硅为熔炉沉积多晶硅。

进一步，在所述步骤S5中，采用TMAH溶液湿法刻蚀去除所述保护层。

进一步，所述硬掩膜层的材料包括氮化硅。

进一步，在所述步骤S4中，采用磷酸湿法刻蚀去除所述硬掩膜 层。

根据本发明的制造方法，在浅沟槽隔离结构上形成保护层，有效避免在硬掩膜层的湿法刻蚀去除过程中，对于浅沟槽隔离结构表面的刻蚀损伤，进而使得STI台阶高度波动很小，因此提高了器件的性能和良率。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1A-图1B为现有的一种半导体器件的制造方法的相关步骤形成的结构的剖视图；

图2A-图2E为本发明的一实施例中的一种半导体器件的制造方法的相关步骤形成的结构的剖视图；

图3为本发明的另一个实施例的一种半导体器件的制造方法的示意性流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。