[实用新型]一种无静态电流的上电复位信号产生电路

权利要求书

1.一种无静态电流的上电复位信号产生电路，包括POR模块，其特征在于：还包括SDD模块、反相器U1以及反相器U2，所述POR模块分别与所述SDD模块、所述反相器U1的输入端、电源VCC连接；所述反相器U1的输出端连接至所述反相器U2的输入端，所述反相器U2的输出端为RESET信号输出端；所述SDD模块还连接至所述反相器U1与所述反相器U2之间。

2.如权利要求1所述的一种无静态电流的上电复位信号产生电路，其特征在于：所述SDD模块包括PMOS晶体管M1、NMOS晶体管M2、PMOS晶体管M3、NMOS晶体管M4、NMOS晶体管M5、NMOS晶体管M6、PMOS晶体管M7、NMOS晶体管M8、NMOS晶体管M9、NMOS晶体管M10、NMOS晶体管M11、电容C1、电容C2以及反相器U3，所述PMOS晶体管M7的源极、所述PMOS晶体管M3的源极、所述电容C2的一端以及所述PMOS晶体管M1的源极均连接电源VCC；所述PMOS晶体管M7的漏极、所述PMOS晶体管M7的栅极、所述NMOS晶体管M8的漏极和所述NMOS晶体管M6的栅极连接于节点D；所述反相器U3的输出端分别连接所述NMOS晶体管M8的栅极、所述NMOS晶体管M9的栅极、所述NMOS晶体管M10的栅极和所述NMOS晶体管M11的栅极，所述NMOS晶体管M8的源极连接至所述NMOS晶体管M9的漏极，所述NMOS晶体管M9的源极连接至所述NMOS晶体管M10的漏极，所述NMOS晶体管M10的源极连接至所述NMOS晶体管M11的漏极，所述NMOS晶体管M11的源极接地；所述PMOS晶体管M3的栅极、所述NMOS晶体管M4的栅极、所述NMOS晶体管M5的栅极和所述反相器U1的输出端连接于节点C，所述PMOS晶体管M3的漏极、所述NMOS晶体管M4的漏极、所述电容C2的另一端、所述PMOS晶体管M1的栅极和所述NMOS晶体管M2的栅极连接于节点A，所述NMOS晶体管M4的源极连接至所述NMOS晶体管M5的漏极，所述NMOS晶体管M5的源极连接至所述NMOS晶体管M6的漏极，所述NMOS晶体管M6的源极接地；所述PMOS晶体管M1的漏极、所述NMOS晶体管M2的漏极、所述反相器U3的输入端、所述电容C1的一端以及所述POR模块连接于节点B；所述NMOS晶体管M2的源极、所述电容C1的另一端均接地。

3.如权利要求1所述的一种无静态电流的上电复位信号产生电路，其特征在于：所述POR模块包括PMOS晶体管P1、PMOS晶体管P2、PMOS晶体管P3、PMOS晶体管P4、PMOS晶体管P5、NMOS晶体管N1、NMOS晶体管N2、NMOS晶体管N3、NMOS晶体管N4、NMOS晶体管N5、NMOS晶体管N6、NMOS晶体管N7、NMOS晶体管N8以及电容C3，所述PMOS晶体管P1的栅极与所述SDD模块连接；所述PMOS晶体管P1的源极、所述PMOS晶体管P4的源极、所述PMOS晶体管P5的源极以及所述电容C3的一端均连接电源VCC，所述PMOS晶体管P1的漏极连接至所述PMOS晶体管P2的源极，所述PMOS晶体管P2的漏极连接至所述PMOS晶体管P3的源极，所述PMOS晶体管P2的栅极、所述PMOS晶体管P3的栅极均接地；所述PMOS晶体管P3的漏极、所述NMOS晶体管N1的栅极、所述NMOS晶体管N1的漏极、所述NMOS晶体管N2的漏极、所述NMOS晶体管N3的栅极、所述PMOS晶体管P4的栅极、所述NMOS晶体管N4的栅极以及所述NMOS晶体管N7的栅极连接于节点E；所述PMOS晶体管P4的漏极、所述NMOS晶体管N3的漏极、所述NMOS晶体管N5的漏极、所述PMOS晶体管P5的栅极以及所述NMOS晶体管N6的栅极连接于节点F；所述NMOS晶体管N5的源极连接至所述NMOS晶体管N4的漏极；所述NMOS晶体管N6的漏极、所述NMOS晶体管N5的栅极、所述PMOS晶体管P5的漏极、所述电容C3的另一端、所述NMOS晶体管N8的漏极连接于节点G，节点G连接至所述反相器U1；所述NMOS晶体管N2的栅极、所述NMOS晶体管N8的栅极连接于节点H，节点H连接至所述SDD模块；所述NMOS晶体管N1的源极、所述NMOS晶体管N2的源极、所述NMOS晶体管N3的源极、所述NMOS晶体管N4的源极、所述NMOS晶体管N7源极、所述NMOS晶体管N8源极均接地。