[发明专利]晶片级无源器件的集成

说明书

本公开描述了一种半导体器件，该半导体器件包括利用位于第一基板上的第一组无源器件(例如，电感器)(102)耦合到第一半导体基板(100)的集成电路(500)。第二半导体基板(200)可利用第二组无源器件(例如，电容器)(202)耦合到第一基板。基板中的互连器(104)可允许在基板和集成电路之间互连。无源器件可用于向集成电路提供电压调节。基板和集成电路可利用金属覆膜(106,502)来耦合。

背景技术

1.技术领域

本文所述实施方案涉及用于实现半导体器件中电源调节的系统和方法。更具体地，本文所述实施方案涉及具有用于电压调节的集成无源器件的半导体器件。

2.相关领域的描述

电力传送与功率节省越来越成为片上系统(SoC)器件、中央处理单元(CPU)和图形处理单元(GPU)的集成电路器件性能调节的考虑因素。更快速地将电力传送至设备可提高设备的速度和功率，同时通过在功率转变(例如，设备的通电/断电)期间降低损耗来节省功率。在未开发出更高效的电力传送和功率节省系统或技术的情况下，进一步的性能调节可能是有限的。因此，针对进一步的性能调节正在开发用于在集成电路芯片上或附近包含电压调节部件(例如，无源器件，诸如电感器和/或电容器)的方法和系统。

已开发出的一种在集成电路芯片上集成电压调节的方法为在用于制造芯片的工艺期间在芯片上形成电压调节部件(例如，在用于形成集成电路的CMOS工艺期间形成电感器和电容器)。然而，在CMOS工艺期间形成电感器和电容器需要可能增加成本、额外处理时间、需更多掩模和/或更多器件的复杂过程。由于在CMOS工艺期间在集成电路芯片上形成电感器和电容器涉及的复杂性，因此这种集成电路芯片的产量损失可能很高，这就导致额外的制造时间和成本。另外，由于电感器和电容器是在CMOS工艺期间形成的，因此电感器和电容器的规格受限于CMOS工艺参数。

针对在集成电路芯片上或附近包含电压调节部件所开发的另一方法为通过集成电路芯片提供封装的分立电感器和电容器。然而，提供封装的电感器和电容器可能需要用于部件的大量固定空间，涉及困难的物理布线，并且在电力上无法应对电损耗。

发明内容

在某些实施方案中，半导体器件包括耦合到第一半导体基板的集成电路。集成电路和第一基板可利用形成在集成电路和第一基板上的金属覆膜(metallization)来耦合。第一基板可包括位于基板上的第一组无源器件(例如，电感器)。第二半导体基板可被耦合到第一基板，使得第一基板位于集成电路和第二基板之间。第一基板和第二基板可利用形成在第一基板和第二基板上的金属覆膜来耦合。第二基板可包括第二组无源器件(例如，电容器)。在一些实施方案中，电绝缘材料填充在集成电路和第一基板之间围绕金属覆膜以及在第一基板和第二基板之间围绕金属覆膜的空间。在某些实施方案中，基板包括提供基板和集成电路之间互连的互连器。这些互连器可连接无源器件和集成电路以提供用于集成电路的电压调节。

在一些实施方案中，将柱耦合到集成电路的位于第一基板和第二基板的周边上的有源表面。柱可提供到集成电路上输入/输出端子的直接连接。因此，来自集成电路的输入/输出可直接出现，而无需利用无源器件穿过基板进行布线。

附图说明

当与附图结合时，参考根据本公开所述实施例的目前优选的但仅为示例性的实施方案的以下详细描述，将更充分地理解本公开所述实施例的方法与装置的特征和优点，在该附图中：

图1示出了具有无源器件和互连器形成在其上的半导体基板的实施方案的横截面侧视图图示。

图2示出了具有无源器件和互连器形成在其上的半导体基板的另一实施方案的横截面侧视图图示。

图3示出了形成在半导体基板上的金属覆膜的实施方案的横截面侧视图图示。

图4示出了形成在半导体基板上的金属覆膜的另一实施方案的横截面侧视图图示。