[发明专利]改进BCD技术中的横向BJT特性

说明书

在使用BiCMOS工艺形成的横向BJT中，通过形成朝向基极接触件(340)具有较低掺杂级的分级集电极接触区域(320)来改进集电极到发射极击穿电压BV_CEO及BJT增益。

技术领域

本发明大体上涉及半导体装置的制造，且更特定来说，涉及BiCMOS装置及改进横向BJT特性。

背景技术

具有形成于相同半导体衬底上的双极及MOS晶体管的集成电路在电子工业中具有许多应用，且因此，对集成电路有极大需求。集成电路组合了双极装置的高电力及快速切换速度与MOS晶体管的高密度及低电力消耗。

当使用双极互补金属氧化物半导体(BiCMOS)制造工艺形成装置时，注意使工艺中运用的掩模数目最小化以便降低制造成本。因此，每当可行时，努力将CMOS/DMOS装置通常使用的区域的使用集成为双极装置中的区域，且反之亦然。在BCD(双极-CMOS-DMOS)技术中，双极装置因此通常是“无掩模”的，这是因为其并未针对基极、发射极及集电极使用专用掩模，而是使用现存工艺层。此集成有助于使制造成本最小化，但在一些情况下，集成导致性能折衷。

举例来说，图1(现有技术)说明使用BiCMOS类型制造工艺制造的NPN类型双极晶体管10。晶体管10具有形成于轻掺杂的P型衬底14中的n掩埋层(NBL)12。接着，P型外延(Pepi)层16生长于NBL 12及衬底14上方。在外延层16中通过执行N型植入或N型热沉积形成深N+环18。深N+环18向下延伸到NBL 12以与NBL 12耦合，并界定集电极区域。深N+环18还在其中界定包含Pepi的经隔离基极区域22。N+区域18通常被配置为环，出于与其接触的目的，所述环用于提供隔离并用作向下延伸到NBL区域12的插塞。接着，执行P型源极/漏极植入以界定基极接触件区域24，且执行N型源极/漏极植入以形成发射极区域26，其中分别地，所述基极接触件区域与其它地方处的PMOS源极/漏极区域同时形成，且所述发射极区域与其它地方处的NMOS源极/漏极区域同时形成。

可在多种类型的应用中运用图1的NPN双极晶体管10。在一些应用中，晶体管10的集电极到发射极击穿电压(BV_CEO)可能是一个问题。

双极晶体管的另一考虑是其增益，有时称之为晶体管β或H_FE。当使用上文描述的BiCMOS工艺时，横向NPN双极晶体管的N型源极/漏极区域26(其形成发射极)与深N+环18(其形成集电极)之间的间隔相对较大，这促成较差的双极晶体管增益。

图2(现有技术)展示界定中压NPN装置的另一常规BiCMOS结构。NPN双极晶体管的发射极由n型源极漏极(NSD)区域210界定。基极由p外延区域(Pepi)212及p掩埋层(PBLMV)214形成。n掩埋层(NBL)216及其形成于深沟槽区域中以提供与NBL 216的接触的DEEPN 218界定垂直NPN晶体管的集电极。浅n阱(SNW)222及其n型源极漏极(NSD)接触区域224界定横向NPN晶体管的集电极。电流在垂直(NSD-PBLMV-NBL)及横向(NSD-Pepi-SNW)方向上从发射极流到集电极，但对于典型的装置尺寸，横向电流占优势。

此装置的BV_CEO受Pepi-SNW或Pepi-DEEPN结击穿限制，且通常不够高以供装置操作。

发明内容

本发明力图通过使用分级集电极接触件改进BCD工艺中的横向BJT特性。出于本发明的目的，术语分级是指掺杂轮廓的分级。