[发明专利]用于对向量元素集合执行约减操作的方法和设备

说明书

描述了用于执行SIMD约减操作的设备和方法。例如，处理器的一个实施例包括：包含要约减的多个数据元素值的值向量寄存器；存储指示值向量寄存器中的哪些值相互关联的多个索引值的索引向量寄存器；通过组合来自值向量寄存器的数据元素值来对值向量寄存器内的数据元素值执行约减操作的单指令多数据（SIMD）约减逻辑，所述数据元素值如由索引向量寄存器中的索引值指示的那样相互关联；以及存储由SIMD约减逻辑生成的约减操作的结果的累加向量寄存器。

背景。

技术领域

本发明一般涉及计算机处理器领域。更具体地，本发明涉及用于对向量元素集合执行约减（reduction）操作的方法和设备。

背景技术

指令集或指令集架构（ISA）是与编程有关的计算机架构的一部分，包括本机数据类型、指令、寄存器架构、寻址模式、存储器架构、中断和异常处置以及外部输入和输出（I/O）。应当注意到，术语“指令”本文中一般指作为提供给处理器供执行的指令的宏指令，与作为处理器的解码器解码宏指令的结果的微指令或微操作相对。微指令或微操作可以配置成命令处理器上的执行单元执行操作以实现与宏指令关联的逻辑。

ISA与微架构是不同的，微架构是用于实现指令集的处理器设计技术的集合。具有不同微架构的处理器可以共享共同指令集。例如，Intel®Pentium 4处理器、Intel® Core™处理器和来自Sunnyvale CA的Advanced Micro Devices，Inc.的处理器实现几乎相同版本的x86指令集（具有已添加到较新版本的一些扩展），但是具有不同的内部设计。例如，可以使用众所周知的技术在不同的微架构中以不同的方式实现ISA的相同寄存器架构，包括专用物理寄存器、使用寄存器重命名机制（例如，使用寄存器别名表（RAT）、重排序缓冲器（ROB）和引退寄存器堆）的一个或多个动态分配的物理寄存器。除非另有说明，否则短语寄存器架构、寄存器堆和寄存器本文中用于指软件/编程器可见的东西以及方式（指令以所述方式指定寄存器）。在要求区分的地方，形容词“逻辑”、“架构”或“软件可见”将用于指示寄存器架构中的寄存器/堆，而不同的形容词将用于指定给定微架构（例如，物理寄存器、重排序缓冲器、引退寄存器、寄存器池）中的寄存器。

指令集包括一个或多个指令格式。给定的指令格式定义各种字段（位数、位的位置），以指定（除了其它事情）要执行的操作和要在其上执行该操作的（一个或多个）操作数。通过指令模板（或子格式）的定义进一步分解一些指令格式。例如，给定指令格式的指令模板可以被定义为具有指令格式的字段的不同子集（所包含的字段通常按相同的顺序，但是至少有一些具有不同的位的位置，因为包含有较少的字段）和/或被定义为具有不同解释的给定字段。给定的指令用给定的指令格式（并且如果定义，以该指令格式的给定一个指令模板）来表达并指定操作和操作数。指令流是特定的指令序列，其中序列中的每个指令是以指令格式（并且如果定义，该指令格式的指定模板的给定指令模板）的指令的出现。

附图说明

可以从结合以下附图的以下详细描述中获得对本发明的更好理解，其中：

图1A和1B是示出根据本发明的实施例的通用向量友好指令格式和其指令模板的框图；

图2A-D是示出根据本发明的实施例的示范特定向量友好指令格式的框图；

图3是根据本发明的一个实施例的寄存器架构的框图；以及

图4A是示出根据本发明的实施例的示范有序获取、解码、引退流水线和示范寄存器重命名、无序发布/执行流水线的框图；

图4B是示出根据本发明的实施例的要包括在处理器中的有序获取、解码、引退核和示范寄存器重命名、无序发布/执行架构核的示范实施例的框图；

图5A是单个处理器核连同到管芯上互连网络的其连接的框图；

图5B示出根据本发明的实施例的图5A中的处理器核的部分的扩充视图；