[发明专利]多路复用型显示驱动电路

权利要求书

1.一种多路复用型显示驱动电路，其特征在于，包括：多个驱动单元，每一驱动单元均包括：二十四条相互平行并依次排列的竖直的数据线(D1-D24)、至少两条相互平行并依次排列的水平的扫描线(Gn)、至少二行二十四列共四十八个呈阵列式排布的子像素(10)、以及八个多路复用模块(De1-De8)；

每一子像素(10)电性连接于该子像素(10)所在行对应的扫描线和该子像素(10)所在列对应的数据线；

每一多路复用模块均包括三个薄膜晶体管，该三个薄膜晶体管的栅极分别电性连接于第一分路控制信号(Demux1)、第二分路控制信号(Demux2)、和第三分路控制信号(Demux3)，源极均电性连接同一数据信号，漏极分别电性连接一数据线；

第一多路复用模块(De1)包括：第一薄膜晶体管(T1)，所述第一薄膜晶体管(T1)的栅极电性连接于第一分路控制信号(Demux1)，源极电性连接于第一数据信号(Data1)，漏极电性连接于第一数据线(D1)；第二薄膜晶体管(T2)，所述第二薄膜晶体管(T2)的栅极电性连接于第二分路控制信号(Demux2)，源极电性连接于第一数据信号(Data1)，漏极电性连接于第四数据线(D4)；以及第三薄膜晶体管(T3)，所述第三薄膜晶体管(T3)的栅极电性连接于第三分路控制信号(Demux3)，源极电性连接于第一数据信号(Data1)，漏极电性连接于第六数据线(D6)；

第二多路复用模块(De2)包括：第四薄膜晶体管(T4)，所述第四薄膜晶体管(T4)的栅极电性连接于第一分路控制信号(Demux1)，源极电性连接于第二数据信号(Data2)，漏极电性连接于第二数据线(D2)；第五薄膜晶体管(T5)，所述第五薄膜晶体管(T5)的栅极电性连接于第二分路控制信号(Demux2)，源极电性连接于第二数据信号(Data2)，漏极电性连接于第三数据线(D3)；以及第六薄膜晶体管(T6)，所述第六薄膜晶体管(T6)的栅极电性连接于第三分路控制信号(Demux3)，源极电性连接于第二数据信号(Data2)，漏极电性连接于第五数据线(D5)；

第三多路复用模块(De3)包括：第七薄膜晶体管(T7)，所述第七薄膜晶体管(T7)的栅极电性连接于第一分路控制信号(Demux1)，源极电性连接于第三数据信号(Data3)，漏极电性连接于第七数据线(D7)；第八薄膜晶体管(T8)，所述第八薄膜晶体管(T8)的栅极电性连接于第二分路控制信号(Demux2)，源极电性连接于第三数据信号(Data3)，漏极电性连接于第九数据线(D9)；以及第九薄膜晶体管(T9)，所述第九薄膜晶体管(T9)的栅极电性连接于第三分路控制信号(Demux3)，源极电性连接于第三数据信号(Data3)，漏极电性连接于第十二数据线(D12)；

第四多路复用模块(De4)包括：第十薄膜晶体管(T10)，所述第十薄膜晶体管(T10)的栅极电性连接于第一分路控制信号(Demux1)，源极电性连接于第四数据信号(Data4)，漏极电性连接于第八数据线(D8)；第十一薄膜晶体管(T11)，所述第十一薄膜晶体管(T11)的栅极电性连接于第二分路控制信号(Demux2)，源极电性连接于第四数据信号(Data4)，漏极电性连接于第十数据线(D10)；以及第十二薄膜晶体管(T12)，所述第十二薄膜晶体管(T12)的栅极电性连接于第三分路控制信号(Demux3)，源极电性连接于第四数据信号(Data4)，漏极电性连接于第十一数据线(D11)；

第五多路复用模块(De5)包括：第十三薄膜晶体管(T13)，所述第十三薄膜晶体管(T13)的栅极电性连接于第一分路控制信号(Demux1)，源极电性连接于第五数据信号(Data5)，漏极电性连接于第十四数据线(D14)；第十四薄膜晶体管(T14)，所述第十四薄膜晶体管(T14)的栅极电性连接于第二分路控制信号(Demux2)，源极电性连接于第五数据信号(Data5)，漏极电性连接于第十五数据线(D15)；以及第十五薄膜晶体管(T15)，所述第十五薄膜晶体管(T15)的栅极电性连接于第三分路控制信号(Demux3)，源极电性连接于第五数据信号(Data5)，漏极电性连接于第十七数据线(D17)；

第六多路复用模块(De6)包括：第十六薄膜晶体管(T16)，所述第十六薄膜晶体管(T16)的栅极电性连接于第一分路控制信号(Demux1)，源极电性连接于第六数据信号(Data6)，漏极电性连接于第十三数据线(D13)；第十七薄膜晶体管(T17)，所述第十七薄膜晶体管(T17)的栅极电性连接于第二分路控制信号(Demux2)，源极电性连接于第六数据信号(Data6)，漏极电性连接于第十六数据线(D16)；以及第十八薄膜晶体管(T18)，所述第十八薄膜晶体管(T18)的栅极电性连接于第三分路控制信号(Demux3)，源极电性连接于第六数据信号(Data6)，漏极电性连接于第十八数据线(D18)；

第七多路复用模块(De7)包括：第十九薄膜晶体管(T19)，所述第十九薄膜晶体管(T19)的栅极电性连接于第一分路控制信号(Demux1)，源极电性连接于第七数据信号(Data7)，漏极电性连接于第二十数据线(D20)；第二十薄膜晶体管(T20)，所述第二十薄膜晶体管(T20)的栅极电性连接于第二分路控制信号(Demux2)，源极电性连接于第七数据信号(Data7)，漏极电性连接于第二十二数据线(D22)；以及第二十一薄膜晶体管(T21)，所述第二十一薄膜晶体管(T21)的栅极电性连接于第三分路控制信号(Demux3)，源极电性连接于第七数据信号(Data7)，漏极电性连接于第二十三数据线(D23)；

第八多路复用模块(De8)包括：第二十二薄膜晶体管(T22)，所述第二十二薄膜晶体管(T22)的栅极电性连接于第一分路控制信号(Demux1)，源极电性连接于第八数据信号(Data8)，漏极电性连接于第十九数据线(D19)；第二十三薄膜晶体管(T23)，所述第二十三薄膜晶体管(T23)的栅极电性连接于第二分路控制信号(Demux2)，源极电性连接于第八数据信号(Data8)，漏极电性连接于第二十一数据线(D21)；以及第二十四薄膜晶体管(T24)，所述第二十四薄膜晶体管(T24)的栅极电性连接于第三分路控制信号(Demux3)，源极电性连接于第八数据信号(Data8)，漏极电性连接于第二十四数据线(D24)；

相邻两条数据信号的极性相反。