[发明专利]电路系统

说明书

本发明提出一种电路系统，用以防止静电放电干扰。一静电放电箝位电路具有一第一端及一第二端，分别连接至一电源的一高电位及一接地，以渲泄电源产生的静电。一内部功能电路耦合至电源及静电放电箝位电路。一动态接地切换电路具有一第一输入端及一第一输出端，第一输入端连接至接地，第一输出端连接至该内部功能电路。当在该电源的接地端具有一负突波电压时，动态接地切换电路于静电放电箝位电路与内部功能电路间由一低电阻路径切换形成一高电阻路径，以阻隔该负突波电压进入内部功能电路。

技术领域

本发明关于静电放电的技术领域，尤指一种电路系统，用以防止静电放电干扰。

背景技术

静电放电(Electrostatic Discharge,ESD)是造成大多数的电子元件或电子系统受到过度电性应力(Electrical Overstress,EOS)破坏的主要因素。这种破坏会导致半导体元件以及电脑系统等的永久性毁坏，因而影响积体电路(Integrated Circuit,IC)的电路功能，而使得电子产品工作不正常。

为防止静电放电(ESD)破坏，一般会于一内部电路与电源之间设置一静电放电箝位电路。图1是一已知具有静电放电箝位电路的示意图。如图1所示，在一内部功能电路120与电源之间设置一静电放电箝位电路110，以防止静电放电(ESD)破坏该内部功能电路120。当电源上有一正突波电压时，正突波电压的主要能量会流经该静电放电箝位电路110，以免正突波电压破坏该内部功能电路120。

虽然正突波电压的主要能量由该静电放电箝位电路110所吸收，然而仍可能会有部分正突波电压的能量流入该内部功能电路120，而对该内部功能电路120造成影响。因此，已知静电放电电路结构仍不甚理想而有予以改善的空间。

发明内容

本发明的目的主要在提供一电路系统可有效防止静电放电干扰，在静电放电发生时，将电源上的正突波电压或接地(GND)上的负突波电压迅速有效地与内部电路阻隔，进而保护相关电路。

依据本发明的一特色，本发明提出一种电路系统，用以防止静电放电干扰，其包括一静电放电箝位电路、一内部功能电路、一动态接地切换电路。该静电放电箝位电路具有一第一端及一第二端，分别连接至一电源的一高电位及一接地，以渲泄该电源产生的静电。该内部功能电路耦合至该电源及该静电放电箝位电路。该动态接地切换电路具有一第一输入端及一第一输出端，该第一输入端连接至该电源的接地，该第一输出端连接至该内部功能电路，其中，当在该电源的接地端具有一负突波电压时，该动态接地切换电路于该静电放电箝位电路与该内部功能电路间由一低电阻路径切换形成一高电阻路径，以阻隔该负突波电压进入该内部功能电路；

其中，还包含一动态电源切换电路，该动态电源切换电路具有一第二输入端及一第二输出端，该第二输入端连接至该电源的高电位，该第二输出端连接至该内部功能电路，其中，当在该电源的高电位端具有一正突波电压时，该动态高电位切换电路于该静电放电箝位电路与该内部功能电路之间由一低电阻路径切换形成一高电阻路径，以阻隔该正突波电压进入该内部功能电路。

附图说明

图1是一已知具有静电放电箝位电路的示意图。

图2是本发明一实施例的有效防止静电放电干扰的电路系统的方块图。

图3是本发明的动态接地切换电路的电路图。

图4是本发明的动态电源切换电路的电路图。

图5是本发明与已知技术的比较的模拟示意图。

图6是本发明一实施例的该动态接地切换电路的电路图。

图7是本发明一实施例的该动态电源切换电路的电路图。

图8是发明另一实施例的该动态接地切换电路的电路图。

图9是本发明另一实施例的该动态电源切换电路的电路图。