[发明专利]一种SRAM型FPGA触发器抗单粒子效应性能评估系统及方法

权利要求书

1.一种SRAM型FPGA触发器抗单粒子效应性能评估测试系统，其特征在于： 包括上位机和测试板；上位机放置于试验监控室，用于进行试验设置、试验过 程控制和试验结果显示；测试板放置于辐照试验室；测试板包括控制处理FPGA、 配置PROM、刷新芯片、存储PROM、SRAM及被测FPGA；所述控制处理FPGA分别 与被测FPGA、刷新芯片、存储PROM、SRAM、配置PROM、通信接口相连；控制 处理FPGA通过通信接口与上位机相连；存储PROM用于存储用来配置被测FPGA 的测试码流，以供刷新芯片读取；配置PROM用于存储配置控制处理FPGA的配 置码流；被测FPGA置于辐照试验区；控制处理FPGA包括通信模块、过程控制 模块、被测FPGA配置模块、SELECTMAP回读模块、SRAM读写模块；

分为静态测试和动态测试，静态测试为：

上位机下发烧写SRAM指令通过通信接口传至控制处理FPGA中的通信模块， 过程控制模块识别SRAM指令后控制SRAM读写模块将下发的被测FPGA码流烧写 至SRAM配置码流存储区；上位机发出配置指令通过通信接口传至控制处理FPGA 中的通信模块，过程控制模块识别配置指令后从SRAM中读取配置码流通过被测 FPGA配置模块对被测FPGA进行配置，配置码流将被测FPGA中触发器配置成移 位寄存器链；

上位机下发回读被测FPGA触发器数据指令，通过通信接口传至FPGA中的 通信模块，过程控制模块识别回读被测FPGA触发器数据指令后，设置被测FPGA 中CAPTURE信号，将触发器中数据抓捕到被测FPGA中的配置存储器中；辐照前， 通过SELECTMAP回读模块对被测FPGA中触发器对应的配置存储器中数据进行回 读，作为试验的原始对比数据；辐照开始后，实时回读触发器中的数据并与原 始对比数据进行比较，统计翻转数并存储于SRAM静态翻转数存储区，在收到上 位机回传结果指令后，控制处理FPGA中的过程控制模块和通信模块将触发器静 态单粒子翻转SEU(Single-EventUpset)测试结果回传上位机；

动态测试为：将被测FPGA中触发器配置成移位寄存器链，开始触发器动态 单粒子翻转SEU(Single-EventUpset)测试前，上位机下发刷新指令通过通 信接口传至FPGA中的通信模块，过程控制模块识别刷新指令后控制刷新芯片加 载存储PROM中数据对被测FPGA进行刷新操作，刷新完成后，控制处理FPGA 检测到移位寄存器链数据输出波形的下降沿到来后，将移位寄存器链输出数据 序列与原始对比数据实时进行对比，统计翻转数并存储于SRAM动态翻转数存储 区，收到上位机回传结果指令后，通过处理控制FPGA中过程控制模块和通信模 块将触发器动态SEU测试结果回传上位机。

2.根据权利要求1所述的一种SRAM型FPGA触发器抗单粒子效应性能评估 测试系统，其特征在于：通信接口采用USB接口，通信模块采用USB通信模块。

3.根据权利要求1所述的一种SRAM型FPGA触发器抗单粒子效应性能评估 测试系统，其特征在于：进行FPGA触发器动态SEU(Single-EventUpset)测 试时，将被测FPGA中触发器配置成移位寄存器链并保持其数据初值为1，由控 制处理FPGA给移位寄存器链提供移位操作时钟，将移位操作时钟进行2分频、 相移90度并保持其初值为0，作为移位寄存器链的数据输入。

4.一种SRAM型FPGA触发器抗单粒子效应性能评估测试方法，其特征在于： 包括分为静态测试和动态测试，其中：

静态测试为：

上位机下发烧写SRAM指令通过通信接口传至控制处理FPGA中的通信模块， 过程控制模块识别SRAM指令后控制SRAM读写模块将下发的被测FPGA码流烧写 至SRAM配置码流存储区；上位机发出配置指令通过通信接口传至控制处理FPGA 中的通信模块，过程控制模块识别配置指令后从SRAM中读取配置码流通过被测 FPGA配置模块对被测FPGA进行配置，配置码流将被测FPGA中触发器配置成移 位寄存器链；

上位机下发回读被测FPGA触发器数据指令，通过通信接口传至FPGA中的 通信模块，过程控制模块识别回读被测FPGA触发器数据指令后，设置被测FPGA 中CAPTURE信号，将触发器中数据抓捕到被测FPGA中的配置存储器中。辐照前， 通过SELECTMAP回读模块对被测FPGA中触发器对应的配置存储器中数据进行回 读，作为试验的原始对比数据；辐照开始后，实时回读触发器中的数据并与原 始对比数据进行比较，统计翻转数并存储于SRAM静态翻转数存储区，在收到上 位机回传结果指令后，控制处理FPGA中的过程控制模块和通信模块将触发器静 态单粒子翻转SEU(Single-EventUpset)测试结果回传上位机；

动态测试为：

将被测FPGA中触发器配置成移位寄存器链，开始触发器动态单粒子翻转 SEU(Single-EventUpset)测试前，上位机下发刷新指令通过通信接口传至 FPGA中的通信模块，过程控制模块识别刷新指令后控制刷新芯片加载存储PROM 中数据对被测FPGA进行刷新操作，刷新完成后，控制处理FPGA检测到移位寄 存器链数据输出波形的下降沿到来后，将移位寄存器链输出数据序列与原始对 比数据实时进行对比，统计翻转数并存储于SRAM动态翻转数存储区，收到上位 机回传结果指令后，通过处理控制FPGA中过程控制模块和通信模块将触发器动 态SEU(Single-EventUpset)测试结果回传上位机。