[发明专利]一种检验光刻对准精度的方法

说明书

技术领域

本发明涉及半导体制造工艺，具体而言涉及一种检验光刻对准精度的方法。

背景技术

光刻是集成电路(IC)制造的重要工艺，光刻工艺的主要任务是实现掩膜版上的图形向硅表面各层材料上的转移。实施光刻之后，需要检验上下两层图形的对准精度，确保电路内部连接的正确。举例来说，形成接触孔使用的光刻既要保证掩膜版上的接触孔图形对准自对准硅化物，又要确保掩膜版上的接触孔图形对准自对准硅化物下方的有源区，否则，形成的接触孔会通过其底部露出部分自对准硅化物和部分有源区，造成电路内部连接的失效。

为了检验光刻对准精度，通常需要使用叠加对准标记，如图1所示，下层图形的对准标记101由位于X方向的两条平行线和位于与X方向垂直的Y方向的两条平行线构成，上层图形的对准标记102也由位于X方向的两条平行线和位于与X方向垂直的Y方向的两条平行线构成，对准标记101位于对准标记102的中央即表示上下两层图形完全对准，如果对准标记101偏离对准标记102的中央部分，则需要确保该偏差在可接受的范围内。

为了检验形成接触孔使用的光刻的对准精度，需要按照图1所示的方式使用两套叠加对准标记，第一套叠加对准标记用于量测接触孔图形与自对准硅化物图形之间的偏移误差，第二套叠加对准标记用于量测接触孔图形与自对准硅化物下方的有源区图形之间的偏移误差，再分别取第一套叠加对准标记的X方向数据和第二套叠加对准标记的Y方向数据叠加分析和补偿。这种检验方式不仅增加所需的测试步骤，而且随之增加的对于叠加量测工具的需求会使补偿流程变得非常复杂。

因此，需要提出一种方法，以解决上述问题。

发明内容

针对现有技术的不足，本发明提供一种检验光刻对准精度的方法，包括：对器件中的下层图形光刻时，仅将第一对准标记的位于X方向的图形曝光出来；对所述器件中的下层图形中的子图形光刻时，仅将第二对准标记的位于与所述X方向垂直的Y方向的图形曝光出来；对所述器件中的上层图形光刻时，将第三对准标记的位于所述X方向的图形和位于所述Y方向的图形全部曝光出来；所述光刻后实施叠加量测时，通过所述第一对准标记的位于X方向的图形和所述第三对准标记的位于X方向的图形来监控所述X方向的偏移误差，通过所述第一对准标记的位于Y方向的图形和所述第三对准标记的位于Y方向的图形来监控所述Y方向的偏移误差。

在一个示例中，所述第一对准标记的位于X方向的图形和位于Y方向的图形均为两条平行线，所述第二对准标记的位于X方向的图形和位于Y方向的图形均为两条平行线，所述第三对准标记的位于X方向的图形和位于Y方向的图形均为两条平行线。

在一个示例中，所述器件中的上层图形为接触孔图形。

在一个示例中，所述器件中的下层图形为有源区图形。

在一个示例中，所述器件中的下层图形中的子图形为自对准硅化物图形。

在一个示例中，所述器件中的上层图形为上层金属互连层图形。

在一个示例中，所述器件中的下层图形为层间介电层图形。

在一个示例中，所述器件中的下层图形中的子图形为下层金属互连层图形。

根据本发明，可以节省对于光刻操作站点的50％的叠加量测工具需求，进而加快实施光刻时晶圆的移动速度。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1为检验光刻对准精度时使用的现有叠加对准标记的工作原理的示意图；

图2为根据本发明示例性实施例的方法检验光刻对准精度时使用的叠加对准标记的示意图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的检验光刻对准精度的方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。