[发明专利]鳍式场效应管的形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种鳍式场效应管的形成方法。

背景技术

随着半导体工艺技术的不断发展，半导体工艺节点遵循摩尔定律的发展趋势不断减小。为了适应工艺节点的减小，不得不不断缩短MOSFET场效应管的沟道长度。沟道长度的缩短具有增加芯片的管芯密度，增加MOSFET场效应管的开关速度等好处。

然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，这样一来栅极对沟道的控制能力变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生。

因此，为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面MOSFET晶体管向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应管(FinFET)。FinFET中，栅至少可以从两侧对超薄体(鳍部)进行控制，具有比平面MOSFET器件强得多的栅对沟道的控制能力，能够很好的抑制短沟道效应；且FinFET相对于其他器件，具有更好的现有的集成电路制作技术的兼容性。

然而，现有技术形成的鳍式场效应管的性能有待进一步提高。

发明内容

本发明解决的问题是提供一种鳍式场效应管的形成方法，改善形成的鳍式场效应管的性能。

为解决上述问题，本发明提供一种鳍式场效应管的形成方法，包括：提供包括NMOS区域的衬底，所述衬底上形成有分立的鳍部，所述衬底上还形成有覆盖鳍部侧壁的隔离结构，且所述隔离结构顶部低于鳍部顶部；在所述 隔离结构上形成栅极结构，所述栅极结构横跨所述鳍部，且覆盖鳍部的部分顶部和侧壁；在所述NMOS区域的鳍部顶部和侧壁上形成第一掩膜层；刻蚀去除位于所述NMOS区域栅极结构两侧的鳍部顶部上的第一掩膜层，暴露出NMOS区域栅极结构两侧的鳍部顶部表面，且还刻蚀去除所述NMOS区域的部分厚度鳍部，刻蚀后的NMOS区域鳍部与所述第一掩膜层构成第一凹槽；在形成所述第一凹槽之后，对所述NMOS区域鳍部上的第一掩膜层侧壁进行减薄处理，所述减薄处理适于增加所述第一凹槽的宽度尺寸；形成填充满所述第一凹槽的原位掺杂外延层，所述原位掺杂外延层的掺杂离子为N型离子。

可选的，在进行所述减薄处理之前，所述第一掩膜层的厚度为60埃～120埃；在进行所述减薄处理之后，所述第一掩膜层的厚度为20埃～60埃。

可选的，所述减薄处理采用的工艺为湿法刻蚀。

可选的，所述第一掩膜层的材料为氮化硅。

可选的，采用湿法刻蚀工艺进行所述减薄处理，所述减薄处理采用的刻蚀液体为磷酸溶液。

可选的，在进行所述减薄处理之前，还包括步骤：对所述第一凹槽暴露出的鳍部表面进行氧化处理，在所述第一凹槽暴露出的鳍部上形成氧化层。

可选的，在进行所述减薄处理之后、形成所述原位掺杂外延层之前，对所述第一凹槽进行清洗处理，去除所述氧化层。

可选的，在形成所述第一掩膜层之前，还包括步骤：在所述NMOS区域栅极结构两侧的鳍部内形成N型源漏轻掺杂区。

可选的，所述原位掺杂外延层的材料为SiP或SiCP。

可选的，在刻蚀去除位于所述NMOS区域栅极结构两侧的鳍部顶部上的第一掩膜层之前，所述第一掩膜层还位于隔离结构上以及NMOS区域栅极结构上；在刻蚀去除位于所述NMOS区域栅极结构两侧的鳍部顶部上的第一掩膜层的工艺过程中，还刻蚀去除位于所述NMOS区域栅极结构顶部上以及部分隔离结构上的第一掩膜层。

可选的，所述衬底还包括PMOS区域；还包括步骤：在所述PMOS区域 的鳍部顶部和侧壁上形成第二掩膜层；刻蚀去除位于所述PMOS区域栅极结构两侧的鳍部顶部上的第二掩膜层，暴露出PMOS区域栅极结构两侧的鳍部顶部表面，且还刻蚀去除PMOS区域的部分厚度的鳍部，刻蚀后的PMOS区域鳍部内形成第二凹槽；形成填充满所述第二凹槽的P型源漏掺杂区。