[发明专利]半导体结构及其制造方法

说明书

一种半导体结构及其制造方法，所述方法包括：提供包括第一区域和第二区域的基底；在基底上形成层间介质层；在第一区域的层间介质层中形成露出基底的第一开口，在第二区域的层间介质层中形成露出基底的第二开口；在第一开口底部和侧壁以及第二开口底部和侧壁上形成栅介质层；在第二区域的栅介质层上形成第二功函数层；将部分厚度的第二功函数层转化为阻挡层；在第一区域的栅介质层和第二区域的阻挡层上形成第一功函数层；形成填充第一开口和第二开口的金属层。本发明将部分厚度的第二功函数层转化为阻挡层，所述阻挡层可以避免第一功函数层中的金属离子扩散进第二功函数层中，且未引入额外的膜层，从而避免对第二功函数层的性能造成不良影响。

技术领域

本发明涉及半导体领域，尤其涉及一种半导体结构及其制造方法。

背景技术

集成电路尤其超大规模集成电路的主要半导体器件是金属-氧化物-半导体场效应管(MOS晶体管)。随着集成电路制作技术的不断发展，半导体器件技术节点不断减小，半导体器件的几何尺寸遵循摩尔定律不断缩小。当半导体器件尺寸减小到一定程度时，各种因为半导体器件的物理极限所带来的二级效应相继出现，半导体器件的特征尺寸按比例缩小变得越来越困难。其中，在半导体制作领域，最具挑战性的是如何解决半导体器件漏电流大的问题。半导体器件的漏电流大，主要是由传统栅介质层厚度不断减小所引起的。

当前提出的解决方法是，采用高k栅介质材料代替传统的二氧化硅栅介质材料，并使用金属作为栅电极，以避免高k材料与传统栅电极材料发生费米能级钉扎效应以及硼渗透效应。高k金属栅的引入，减小了半导体器件的漏电流。

尽管高k金属栅极的引入能够在一定程度上改善半导体器件的电学性能，但是现有技术形成的半导体器件的电学性能仍有待提高。

发明内容

本发明解决的问题是提供一种半导体结构及其制造方法，优化半导体器件的电学性能。

为解决上述问题，本发明提供一种半导体结构的制造方法，包括：提供基底，所述基底包括第一区域和第二区域，所述第一区域和第二区域用于形成不同类型的晶体管；在所述基底上形成层间介质层；在所述第一区域的层间介质层中形成露出基底的第一开口，在所述第二区域的层间介质层中形成露出基底的第二开口；在所述第一开口底部和侧壁以及第二开口底部和侧壁上形成栅介质层；在所述第二区域的栅介质层上形成第二功函数层；对所述第二功函数层进行表面处理，将部分厚度的第二功函数层转化为阻挡层；在所述第一区域的栅介质层和第二区域的阻挡层上形成第一功函数层；形成填充所述第一开口和第二开口的金属层；所述第一开口内的栅介质层、第一功函数层和金属层用于构成第一栅极结构，所述第二开口内的栅介质层、第二功函数层、阻挡层、第一功函数层和金属层用于构成第二栅极结构。

与现有技术相比，本发明的技术方案具有以下优点：

本发明通过将部分厚度的第二功函数层转化为阻挡层，后续形成第一功函数层时，所述阻挡层可以避免所述第一功函数层中的金属离子扩散进所述第二功函数层中；此外，所述阻挡层由所述第二功函数层转化而成，未引入额外的膜层，因此可以避免因引入额外膜层而导致第二开口纵宽比增加的问题，从而可以减小向所述第二开口内填充金属层的工艺难度，避免所述第二开口内的金属层因第二开口的纵宽比增加而出现空洞，且所述阻挡层的材料可以作为第二功函数层的材料，具有较好的工艺兼容性，可以避免对所述第二功函数层的性能造成不良影响，进而可以优化半导体器件的电学性能。

可选方案中，形成所述阻挡层后，可以去除所述预备层，因此可以避免因引入所述预备层而对半导体器件的电学性能产生不良影响。

可选方案中，形成阻挡层的步骤中，所述无定形硅膜还用于作为图形化所述图形材料层的刻蚀停止层，用于避免在图形化所述图形材料层的刻蚀工艺中所述第一区域的栅介质层受到刻蚀损耗。

附图说明

图1至图5是现有技术半导体结构的制造方法一实施例中各步骤对应结构示意图；