[发明专利]用于对蚀刻工艺进行先进的离子控制的方法和系统

说明书

本发明涉及用于对蚀刻工艺进行先进的离子控制的方法和系统。将衬底设置在处理模块内的衬底支架上。所述衬底包括覆盖靶材料的掩模材料，其中所述靶材料中的至少一个部分通过所述掩模材料中的开口暴露。产生暴露于所述衬底的等离子体。在第一持续时间在对应于高偏置电压电平的第一偏置电压设置下在所述衬底支架施加偏置电压。在所述第一持续时间结束后的第二持续时间在对应于低偏置电压电平的第二偏置电压设置下在所述衬底支架施加偏置电压。所述第二偏置电压设置大于0V。以交替和连续的方式重复第一持续时间和第二持续时间持续去除暴露在所述衬底上的所要求量的所述靶材料所必需的总的时间段。

技术领域

本发明涉及半导体器件制造。

背景技术

许多现代的半导体芯片制造工艺包括产生等离子体，离子和/或自由基成分源于该等离子体，以用于直接或间接地影响暴露于等离子体的衬底的表面上的变化。例如，各种基于等离子体的工艺可用于从衬底表面蚀刻材料、沉积材料到衬底表面上、或修改已经存在于衬底表面上的材料。等离子体通常通过在受控环境中施加射频(RF)功率至处理气体来产生，使得该处理气体被激励并转换成所需要的等离子体。等离子体的特性受许多工艺参数的影响，这些工艺参数包括但不限于处理气体的材料组成、处理气体的流率、等离子体产生区域和周围结构的几何特征、处理气体和周围材料的温度、所施加的RF功率的频率和幅值、和被施加以将等离子体的带电成分朝向衬底吸引的偏置电压等等。理解并控制可能影响所产生的等离子体如何与衬底相互作用的工艺参数中的一些，特别是有关偏置电压的产生和应用，这是有意义的。就是这样的背景下，产生本发明。

发明内容

在一示例性的实施方式中，公开了一种用于在半导体器件的制造中对靶材料进行等离子体蚀刻的方法。该方法包括(a)用于将衬底设置在处理模块内的衬底支架上的操作。所述衬底包括覆盖靶材料的掩模材料，其中所述靶材料中的至少一个部分通过所述掩模材料中的开口暴露。该方法包括(b)用于产生暴露于所述衬底的等离子体的操作。该方法包括(c)用于在第一持续时间在对应于高偏置电压电平的第一偏置电压设置下在所述衬底支架施加偏置电压的操作。该方法包括(d)用于在所述第一持续时间结束后的第二持续时间在对应于低偏置电压电平的第二偏置电压设置下在所述衬底支架施加偏置电压的操作。所述第二偏置电压设置大于0V。并且所述第二偏置电压设置为足够低，以避免离子诱导去除所述掩模材料。该方法包括(e)用于以交替和连续的方式重复操作(c)和(d)持续去除暴露在所述衬底上的所要求量的所述靶材料所必需的总的时间段。

在一示例性实施方式中，公开了一种用于在半导体器件的制造中对靶材料进行等离子体蚀刻的系统。所述系统包括：被配置为支撑暴露于等离子体的衬底的衬底支架。所述系统包括：射频(RF)电源，其被连接以产生并传送RF信号到所述衬底支架以在所述衬底支架处产生偏置电压。所述RF电源包括第一RF产生器、第二RF产生器、RF同步逻辑和阻抗匹配电路。所述第一RF产生器和所述第二RF产生器被构造成彼此独立地运行。所述RF同步逻辑被配置来使所述第一RF产生器和所述第二RF产生器的运行同步，以便能够针对两个交替处理状态中的每一个在所述衬底支架处产生所要求的偏置电压。

在一示例性的实施方式中，公开了一种用于在半导体器件的制造中对靶材料进行等离子体蚀刻的方法。该方法包括(a)用于将衬底设置在处理模块内的衬底支架上的操作。所述衬底包括覆盖靶材料的掩模材料，其中所述靶材料中的至少一个部分通过所述掩模材料中的开口暴露。该方法包括(b)用于产生暴露于所述衬底的等离子体的操作。该方法包括(c)用于在第一持续时间在对应于高偏置电压电平的第一偏置电压设置下在所述衬底支架施加偏置电压的操作。该方法包括(d)用于在所述第一持续时间结束后的第二持续时间在对应于低偏置电压电平的第二偏置电压设置下在所述衬底支架施加偏置电压的操作。所述第二偏置电压设置大于0V。并且所述第二偏置电压设置为足够低，以避免离子诱导去除所述掩模材料。该方法还包括操作(e)，其中，在所述第二持续时间结束后的在第三持续时间在所述衬底支架施加零偏置电压。该方法还包括(f)以连续的方式重复操作(c)、(d)和(e)持续去除暴露在所述衬底上的所要求量的所述靶材料所必需的总的时间段的操作。