[发明专利]时钟校正方法与校正电路和参考时钟产生方法与产生电路

说明书

本发明公开了一种时钟校正方法、参考时钟产生方法、时钟校正电路以及参考时钟产生电路。所述时钟校正方法包含以下步骤：接收一通信协议所定义的一均衡训练序列，其中所述均衡训练序列包含重复出现的一特定图案；依据所述特定图案的一翻转次数来对所述均衡训练序列执行一分频操作，以产生一均衡训练序列时钟；以及依据所述均衡训练序列时钟来校正一振荡器的一输出时钟的频率。本发明所公开的时钟校正方法、参考时钟产生方法、时钟校正电路以及参考时钟产生电路不仅可减少芯片温度与工艺波动的影响，也几乎不会增加额外的电路面积与生产成本。

技术领域

本发明涉及时钟校正，特别涉及一种利用通信链路训练的训练序列来校正振荡器的输出时钟的频率的时钟校正方法，及其相关的参考时钟产生方法、时钟校正电路与参考时钟产生电路。

背景技术

在传统的通用串行总线(Universal Serial Bus，USB)3.0的系统中，必须使用外部的石英晶体振荡器来提供准确的参考时钟，而这会需要额外的成本与设置空间。为了节省成本与设置空间，制造商将振荡器整合至系统芯片中，以实现无晶体振荡器(crystal-less)的设计。然而，在无晶体振荡器的通用串行总线的系统中，由于整合于系统芯片之中的晶体振荡器会受到温度与工艺波动的影响，导致其所提供的参考时钟并不准确，降低系统的效能。

因此，需要一种创新的时钟校正方法，来校正整合于系统芯片之中的晶体振荡器的输出时钟。

发明内容

有鉴于此，本发明的目的之一在于公开一种利用通信链路训练的训练序列来校正振荡器的输出时钟的频率的时钟校正方法及其相关的时钟校正电路，来解决上述问题。

本发明的另一目的在于公开一种利用通信链路训练的训练序列来产生输出时钟的参考时钟产生方法及其相关的参考时钟产生电路，以输出不受温度及工艺波动影响的参考时钟。

依据本发明的一实施例，其公开一种时钟校正方法。所述时钟校正方法包含以下步骤：接收一通信协议所定义的一均衡训练序列(training sequence，TSEQ)，其中所述均衡训练序列包含重复出现的一特定图案；依据所述特定图案的一切换(toggling)次数来对所述均衡训练序列执行一分频操作，以产生一均衡训练序列时钟；以及依据所述均衡训练序列时钟来校正一振荡器的一输出时钟的频率。

依据本发明的一实施例，其公开一种参考时钟产生方法。所述参考时钟产生方法包含以下步骤：利用一振荡器产生一输出时钟；接收一通信协议所定义的一均衡训练序列，其中所述均衡训练序列包含重复出现的一特定图案；依据所述特定图案的一翻转次数来对所述均衡训练序列执行一分频操作，以产生一均衡训练序列时钟；以及依据所述均衡训练序列时钟来校正所述振荡器的所述输出时钟的频率，以将校正后的所述输出时钟作为所述参考时钟。

依据本发明的一实施例，其公开一种时钟校正电路。所述时钟校正电路用于校正一振荡器的一输出时钟。所述时钟校正电路包含一分频电路以及一时钟校正电路。所述分频电路用于接收一通信协议所定义的一均衡训练序列，其中所述均衡训练序列包含重复出现的一特定图案。所述分频电路还依据所述特定图案的一翻转次数来对所述均衡训练序列执行一分频操作以产生一均衡训练序列时钟。所述时钟校正电路耦接到所述分频电路，用于依据所述均衡训练序列时钟来校正所述振荡器的所述输出时钟的频率。

依据本发明的一实施例，其公开一种参考时钟产生电路。所述参考时钟产生电路包含一振荡器、一分频电路以及一时钟校正电路。所述振荡器用于产生一输出时钟。所述分频电路用于接收一通信协议所定义的一均衡训练序列，其中所述均衡训练序列包含重复出现的一特定图案。所述分频电路还依据所述特定图案的一翻转次数来对所述均衡训练序列执行一分频操作以产生一均衡训练序列时钟。所述时钟校正电路耦接到所述振荡器以及所述分频电路，用于依据所述均衡训练序列时钟来校正所述输出时钟的频率。所述振荡器将校正后的所述输出时钟输出以作为所述参考时钟。