[发明专利]一种时钟传输切换与快速暂停/重启电路

说明书

技术领域

本发明涉及一种微电路结构，尤其涉及一种能实现多路时钟传输切换并完成快速暂停/重启功能的数据传输电路。

背景技术

时钟电路的应用非常广泛，几乎所有的电路都需要时钟。它的应用主要分为以下三个方面：

第一：在射频收发机中作为本地振荡器使用，接收通道中的本振时钟信号将高频的射频频谱搬移到低频频段，从而使后续的模拟基带电路能够处理；而在发送通道中的本地时钟信号能将低频的输入信号调制到射频频段，再通过功率放大器和天线发送出去，不仅能传输更远的距离同时避免了自然界和人类社会中的低频噪声对信号的干扰。通常情况下，一个射频收发机芯片只需一个时钟信号。但是在特殊的场合，需要将几个甚至几百个射频芯片集成在一个系统中，例如，相控阵雷达系统，这个时候就需要几个或者几百个本地时钟信号分别供给不同的芯片，且由于系统对相位一致性的要求特别严格，一般不超过±5°。因此这就对时钟信号间的偏斜提出了指标；

第二：作为数据转换器中的采样时钟使用，随着通信设备、电子产品的工作频率不断提高，对时钟发生器速度与精度的要求也越来越高，同时伴随着数字信号处理技术的不断突破，利用高速高精度模数转换器(ADC)将自然界中的模拟信号转换成数字信号进行处理已经得到广泛运用。根据ADC的相关理论，ADC系统中的时钟信号的精度对ADC系统转换的精度有着直接影响。因此低抖动、低偏斜的时钟技术具有重要意义；

第三：作为数字电路中的时钟使用，数字电路的功能越来越强大，且数字电路的速率也越来越高，多路低抖动低偏斜的时钟电路能使不同模块电路间协同工作，降低模块电路内时序的要求。能使电路的工作频率更高更稳定。

发明内容

本发明的目的是旨在提出一种功能性时钟传输电路设计。本发明能同时接收不同协议的单端或差分输入时钟信号，并根据时钟选择信号来指定选择某一路输入时钟信号进行传输。本发明还能在信号传输过程中实现快速暂停重启功能，通过信号暂停控制端，以输入时钟信号的下降沿为参考点，以一时钟周期为最小单位，完成在指定时差内将输入信号暂停传输或重启传输的功能。

为了实现上述目的，本发明的技术解决方案为：一种时钟传输切换与快速暂停/重启电路，包括暂停判决模块4和传输控制模块5，暂停判决模块4用于接收外部输入的STOP信号和时钟信号，根据时钟信号的上升沿或者下降沿将STOP信号调整到与时钟信号同步，将同步后的STOP信号作为判决信号输出至传输控制模块5；传输控制模块5用于接收外部输入的时钟信号，并根据判决信号来正常输出时钟信号或者暂停输出时钟信号；所述的时钟信号为单端协议的时钟信号或者差分协议的时钟信号。

其中，所述暂停判决模块4为D触发器，STOP信号接D触发器的数据输入端，时钟信号接D触发器的CLK端，判决信号与时钟信号的上升沿同步。

其中，所述暂停判决模块4包括D触发器和反相器，STOP信号接D触发器的数据输入端，时钟信号通过反相器接D触发器的CLK端，判决信号与时钟信号的下降沿同步。

其中，所述传输控制模块5由二输入的与门完成，时钟信号与判决信号通过与门输出。

其中，如果判决信号为高电平，则正常输出时钟信号；如果判决信号为低电平，则暂停输出时钟信号。

其中，还包括第一延时控制模块2，第一延时控制模块2用于接收外部输入的STOP信号，将STOP信号经预设延时后输出至暂停判决模块4。

其中，还包括第二延时控制模块7，第二延时控制模块7用于接收外部输入的单端协议的时钟信号，将时钟信号经预设延时后输出至暂停判决模块4。

其中，还包括差分驱动模块1和时钟选择模块3，时钟选择模块3的单端信号输入端与第二延时控制模块7的信号输出端相连接，其差分信号输入端与差分驱动模块1的信号输出端相连接，其控制信号输入端接收外部输入的时钟选择信号，时钟选择模块3根据时钟选择信号将差分协议的时钟信号或者单端协议的时钟信号分为两路后分别输出至暂停判决模块4和传输控制模块5；差分驱动模块1用于接收外部输入的一路或者多路差分协议的时钟信号。

本发明相比技术背景的优点为：

本发明所研制的带有时钟传输切换与快速暂停/重启功能的时钟电路，扩大了一般时钟传输电路的应用范围，让芯片可以应用于传输各种单端/差分协议时钟信号的需求中；同时增强了时钟传输过程中的可操控性，依靠对STOP信号的时序控制，可精确控制指定周期信号的传输与暂停，这就可以实现对传输数据的选择性接收，将无用信号置零。

附图说明

图1现有的时钟信号扇出传输电路；