[发明专利]一种多芯片封装结构及其制造方法

说明书

本发明提供一种多芯片封装结构及其制造方法，所述多芯片封装结构包括：堆叠放置的顶部芯片和底部芯片，其中顶部芯片具有第一表面和第二表面，底部芯片具有第三表面和第四表面，第一表面上形成有第一输入/输出端口，第四表面上形成有第二输入/输出端口；在第一表面一侧形成的第一重布线层，第一端与第一输入/输出端口相连，第二端与位于芯片侧面侧的导电通孔的顶端相连；所述底部芯片的第四表面一侧形成的第二重布线层，第一端与所述至少一个第二输入/输出端口相连。根据本发明的多芯片封装结构，将多个芯片堆叠摆放，在不改变芯片尺寸的情况下，缩小了封装尺寸。

技术领域

本发明涉及半导体技术领域，具体而言涉及一种多芯片封装结构及其制造方法。

背景技术

在集成电路工艺中，半导体封装是指将晶圆按照产品型号及功能需求加工得到独立芯片的过程。随着电子元件的小型化、轻量化及多功能化的需求日渐增加，导致半导体封装密度不断增加，因而必须缩小封装尺寸及封装时所占的面积。正是这些因素促进了倒装芯片封装(Flip Chip Packaging)、芯片尺寸封装(CSP，Chip Scale Package)以及晶圆级封装(WLP，Wafer Level Packaging)等的发展，以替代传统的引线键合封装(Wire BondPackage)。传统的引线键合封装的尺寸大，而输入/输出(I/O)端口数较少。与引线键合封装方式相比，倒装芯片封装方式具有封装密度高，散热性能优良，I/O端口密度高和可靠性高等优点，可大大减小尺寸和重量。晶圆级封装是直接在晶圆上进行大多数或全部的封装、测试程序，然后再进行切割，它以焊球阵列封装(BGA，Ball Grid Array Package)为基础，是一种经过改进和提高的芯片尺寸封装，已经成为先进封装技术的重要组成部分。

晶圆级封装是目前最先进的封装技术之一，分为扇入型晶圆级封装(FIWLP，Fan-in Wafer Level Packaging)和扇出型晶圆级封装(FOWLP，Fan-out Wafer LevelPackaging)两种。传统的扇入型晶圆级封装工艺中，晶圆内的半导体器件芯片于切割晶圆的步骤前进行封装，芯片封装件的I/O端口及其它组件受到由芯片边缘所定义区域的限制，较适合管脚数较低的芯片封装。而扇出型晶圆级封装利用晶圆的重组技术和重布线技术将多个芯片封装在一起，同时体现晶圆级封装的轻薄和低成本的优势，能适用于I/O端口数量较多的芯片封装件，不受芯片尺寸的限制，因而适合于I/O端口数量更多、封装尺寸更小、集成灵活性要求更高的芯片封装。扇出型晶圆级封装广泛地应用于电子封装、传感器、功率集成电路和LED封装。

现有的扇出型晶圆级封装技术形成的多芯片封装结构，将多个芯片并列摆放，在同一面上做布线和植球，其在组装电路板中的投影面积比较大，封装面积比较大，集成度低。

本发明的目的在于提供一种多芯片封装结构，以缩小封装的体积，特别是缩小其在组装电路板的投影面积。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

针对现有技术的不足，本发明提供一种多芯片封装结构，包括：堆叠放置的顶部芯片和底部芯片，其中所述顶部芯片具有彼此相对的第一表面和第二表面，所述底部芯片具有彼此相对的第三表面和第四表面，其中所述第三表面与所述第二表面相对设置，所述第一表面上形成有至少一个第一输入/输出端口，所述第四表面上形成有至少一个第二输入/输出端口；在所述顶部芯片的第一表面一侧形成的至少一个第一重布线层，所述至少一个第一重布线层的第一端与所述至少一个第一输入/输出端口相连，所述至少一个第一重布线层的第二端与位于所述顶部芯片和底部芯片侧面侧的至少一个导电通孔的顶端相连；在所述底部芯片的第四表面一侧形成的至少一个第二重布线层，所述至少一个第二重布线层的第一端与所述至少一个第二输入/输出端口相连。