[发明专利]一种异构多核芯片的多级低功耗管理单元及其方法

权利要求书

1.一种使用异构多核芯片的多级低功耗单元的多级低功耗管理方法，所述异构多核芯片的多级低功耗管理单元，所述异构多核芯片包括1个主系统和n个子系统，主系统和每个子系统中均有一个功耗管理单元，主系统中有m个IP；所述主系统的功耗管理单元中包含一个时钟管理单元、n+m+1个门控时钟模块，m个电源管理模块；所述时钟管理单元通过n个所述门控时钟模块与n个子系统连接，所述时钟管理单元通过m个所述门控时钟模块和m个电源管理模块与m个IP连接，所述时钟管理单元用于提供时钟开关使能信号、电源开关使能信号、调节时钟频率、接收唤醒信号，其特征在于：所述主系统的功耗管理单元控制各个主系统IP的时钟与电源关断，具体为：主系统CPU0告知时钟管理单元，需要关闭某个主系统IP的时钟与电源，控制器等待该主系统IP进入IDLE状态后，关闭其时钟与电源；每个子系统有n个IP，每个子系统的功耗管理单元控制对应子系统各个IP的时钟与电源关断、以及关闭自身CPU的时钟；主系统CPU0 可通过配置时钟管理单元，调整子系统和主系统CPU0自身的时钟频率，在对性能要求较高的应用下，使用较高的时钟频率，在对性能要求不高时降低时钟频率。

2.如权利要求1所述的多级低功耗管理方法，其特征在于：所述主系统的功耗管理单元控制各个子系统的时钟关断，具体为：主系统CPU0告知时钟管理单元，需要关闭某个子系统的时钟，控制器等待子系统进入IDLE状态后，关闭其时钟。

3.如权利要求1所述的多级低功耗管理方法，其特征在于：还包括：控制主系统的功耗管理单元，关闭主系统CPU0的时钟，具体为：主系统CPU0告知时钟管理单元需要关闭自己的时钟，然后主系统CPU0自己进入STOP模式，控制器检测到主系统CPU0进入STOP模式后，关闭其时钟。

4.如权利要求3所述的多级低功耗管理方法，其特征在于：主系统CPU0由外部中断唤醒或控制器自带的计时器唤醒。