[发明专利]一种静电放电防护电路

说明书

提供了一种静电放电防护电路，包括一第一N型晶体管(Q1)以及一第二N型晶体管(Q2)，第一N型晶体管(Q1)包括一第一栅极端(G1)，耦接于一接地端(GND)；一第一电极端(S1)，耦接于所述第一栅极端(G1)；以及一第二电极端(D1)；所述第二N型晶体管(Q2)包括一第二栅极端(G2)，耦接于一金属垫(PAD)；一第三电极端(S2)，耦接于第二栅极端(G2)；一第四电极端(D2)，耦接于所述第二电极端(D1)；以及一第一深N型井，设置于第三电极端(S2)及第四电极端(D2)的下方。

技术领域

本发明属于集成电路领域，涉及一种静电放电防护电路。

背景技术

随着电子技术的发展，电子设备的应用越来越广泛，不仅是高技术领域如航天航空设备，也渗透到了人们生活的方方面面，如家居电器、通信设备、医疗设备等，其中静电放电(Electro Static Discharge，ESD)随处不在，ESD问题对设备的正常工作一直是一个严重威胁，如何防护ESD，保证设备的正常工作，是一个长期困扰工程师的难题。静电在生活中非常常见，特别是在电子产品生产，运输，储存及使用过程中很容易出现，当静电积累到一定程度，会产生一定程度的能量，该能量会对电子设备造成不可逆的损坏。

另外，为了承受正电压以及负电压，现有静电放电防护电路包含一P型晶体管(PMOS)以及一N型晶体管(NMOS)。然而，为了达到较佳的传导/分流效果，P型晶体管需占用较大的电路面积。

发明内容

因此，本发明的主要目的即在于提供一种电路面积小的静电放电防护电路。

为了解决上述技术问题，本发明实施例提供了一种静电放电防护电路，包括一第一N型晶体管，包括一第一栅极端，耦接于一接地端；一第一电极端，耦接于所述第一栅极端；以及一第二电极端；以及一第二N型晶体管，包括一第二栅极端，耦接于一金属垫；一第三电极端，耦接于所述第二栅极端；一第四电极端，耦接于所述第二电极端；以及一第一深N型井，设置于所述第三电极端及所述第四电极端的下方。

进一步的，所述第一N型晶体管包括一第一基极端，耦接于所述第一电极端。

进一步的，所述第二N型晶体管包含一第一P型井，设置于所述第三电极端及所述第四电极端与所述第一深N型井之间。

进一步的，所述第二N型晶体管另包含一第一N型井，所述第一N型井设置于所述第一P型井的一侧。

进一步的，所述N型区接收一电源电压。

进一步的，所述静电放电防护电路另包含一二极管，耦接于所述第二N型晶体管。

进一步的，所述二极管包含一第一端，耦接于所述第二N型晶体管；以及一第二端，接收一电源电压。

进一步的，所述二极管包含一第二N型井，设置于所述第一端及所述第二端的下方。

进一步的，所述二极管包含一第二P型井，设置于所述第一端及所述第二端的下方。

进一步的，所述二极管包含一第二深N型井，设置于所述第二P型井的下方。

进一步的，所述静电放电防护电路另包含多个个二极管，形成为一二极管串行；其中，所述二极管串行的一端耦接于所述第二N型晶体管，另一端接收一电源电压。

进一步的，当所述金属垫的电压为一正ESD电压时，一第一电流通过所述第一N型晶体管流至所述接地端。

进一步的，当所述金属垫的电压为一正ESD电压时，所述第一N型晶体管形成一第一双极性晶体管。

进一步的，当所述金属垫的一负ESD电压时，一第二电流通过所述第二N型晶体管流至所述金属垫。

进一步的，当所述金属垫的一负ESD电压时，所述第二N型晶体管形成一第二双极性晶体管。