[发明专利]半导体装置

说明书

【课题】提供一种能够抑制过电压保护二极管的耐压变动的半导体装置。【解决手段】实施方式涉及的半导体装置1包括：绝缘膜4，被形成在耐压区域B上；过电压保护二极管5，具有被交替地相邻配置在所述第一绝缘膜上的N型半导体层5a与P型半导体层5b；导体部6、7、8、9，被形成在绝缘膜4上，并且与过电压保护二极管5电气连接；绝缘膜15，覆盖过电压保护二极管5以及导体部6、7、8、9；以及高电位部17，经由绝缘膜15被配置在过电压保护二极管5的上方，其中，P型半导体层5b的P型掺杂物浓度比N型半导体层5a的N型掺杂物浓度更低，高电位部17被构成为：在反向偏置施加状态下，具有比位于高电位部17正下方的P型半导体层5b的电位更高的电位。

技术领域

本发明涉及半导体装置，具体为涉及设置有过电压保护二极管的半导体装置。

背景技术

以往，具有IGBT(Insulated Gate Bipolar Transistor)或MOSFET(MOS FieldEffect Transistor)等的，所谓具有MOS(Metal-Oxide-Semiconductor)构造的半导体装置已被普遍认知。在这样的MOS型半导体装置中，作为过电压保护的应对措施，使用的是由串联而成的稳压二极管(Zener diode)构成的过电压保护二极管。具体来说，该过电压保护二极管是由交替地相邻配置的N型半导体层与P型半导体层所构成的(例如参照专利文献1)。而IGBT则是在集电极端子与栅极端子之间，或栅极端子与发射极端子之间设置有过电压保护二极管。

如图8所示，过电压保护二极管的P型半导体层50b(以及N型半导体层)在被配置在形成于半导体基板120上的绝缘膜140上的同时，被绝缘膜150所覆盖。

通常，在过电压保护二极管中，P型半导体层中的P型掺杂物浓度比N型半导体层中的N型掺杂物浓度更低。因此，过电压保护二极管的耐压(齐纳电压)是通过P型掺杂物浓度的高浓度区域(浓度最高值)的位置而决定的。以往的过电压保护二极管如图8所示，P型掺杂物的浓度在P型半导体层50b与绝缘膜150之间的界面区域F10处为最大值。即，界面区域F10处的P型掺杂物浓度比内部区域G10处的P型掺杂物浓度更高。因此，过电压保护二极管会在界面区域F10处齐纳击穿()。

先行技术文献

专利文献1：特开2009-111304号公报

然而，在MOS型半导体装置的制造过程(加热工序等)中，会发生：绝缘膜150中含有的纳等的可动离子以及硼等的掺杂物移动到P型半导体层50b中、或相反地，P型半导体层50b的界面区域F10中的硼等的掺杂物移动到绝缘膜150中。像这样，可动离子以及掺杂物的移动会导致界面区域F10的电位发生变化，从而导致P型半导体层50b中的载流子浓度的分布发生变化。这样就与P型掺杂物浓度的高浓度区域的位置发生变动成为了同样的状态。其结果就是：过电压保护二极管的耐压会发生大的变动。以往，对可动离子以及掺杂物的移动进行控制是较为困难的，因此也就很难使过电压保护二极管的耐压处于稳定状态。

本发明鉴于上述课题，目的是提供一种能够对过电压保护二极管的耐压变动进行控制的半导体装置。

发明内容

本发明涉及的半导体装置，在半导体基板的一方的主面与另一方的主面之间流通主电流，其特征在于：

在所述半导体基板的所述一方的主面上，设置有：流通所述主电流的活性区域、以及将所述活性区域包围并且的，并且包含所述半导体基板的周缘部的耐压区域，

所述半导体装置，包括：

第一绝缘膜，被形成在所述耐压区域上；

过电压保护二极管，具有被交替地相邻配置在所述第一绝缘膜上的N型半导体层与P型半导体层；

多条导体部，被形成在所述第一绝缘膜上，并且与所述过电压保护二极管电气连接；