[发明专利]半导体结构及其形成方法

说明书

本发明提供一种形成半导体结构的方法，该方法包括：提供具有第一区域和第二区域的半导体衬底；在半导体衬底上的第一区域内形成第一栅极以及在第二区域内形成第二栅极；在第一区域内的半导体衬底中形成具有N型掺杂剂的第一半导体材料的第一源极/漏极部件；在第二区域内的半导体衬底中形成具有P型掺杂剂的第二半导体材料的第二源极/漏极部件。该方法进一步包括为第一源极/漏极部件形成第一硅化物部件以及为第二源极/漏极部件形成第二硅化物部件；以及对第一区域和第二区域实施核素的离子注入工艺，从而将该核素引入第一硅化物部件和第二源极/漏极部件。本发明还提供一种半导体结构。

技术领域

本发明涉及半导体领域，具体涉及半导体及结构及其形成方法。

背景技术

在采用高级技术节点的集成电路行业中，半导体器件的临界尺寸变得越来越小。各种新组成与结构均有采用。例如，使用高K介质材料和金属形成场效晶体管(FET)(如金属氧化物半导体场效应晶体管(MOSFET))的栅极堆叠件。三维(3D)鳍式场效晶体管(FINFET)也被使用。接触电阻对增强FinFET器件上的Ion/Ioff性能扮演着重要因素，特别是于N10和更先进的技术节点。虽然为了降低接触电阻，源极和漏极上形成有硅化物。但是，现有方法无法在维持器件的其他参数和器件的整体性能的同时有效地降低接触电阻。特别是，由于器件缩放，接触区域受约束。为提高掺杂剂的更高的注入可以降低接触电阻，但是高浓度掺杂剂可以扩散到沟道并改变阈值电压。

因此，目前需要的是一种具有降低接触电阻的半导体结构形成方法以解决上述问题。

发明内容

根据本发明的一个方面，提供一种方法，包括：提供具有第一区域和第二区域的半导体衬底；在半导体衬底上在第一区域内形成第一栅极以及在第二区域内形成第二栅极；在第一区域内在半导体衬底中形成带有N型掺杂剂的第一半导体材料的第一源极/漏极部件，其中，第一源极/漏极部件被第一栅极插入；在第二区域内在半导体衬底中形成带有P型掺杂剂的第二半导体材料的第二源极/漏极部件，其中，第二源极/漏极部件被第二栅极插入，且第二半导体材料在组分上不同于第一半导体材料；为第一源极/漏极部件形成第一硅化物部件以及为第二源极/漏极部件形成第二硅化物部件；以及对第一区域和第二区域实施核素的离子注入工艺，从而将核素引入第一硅化物部件和第二源极/漏极部件。

根据本发明的另一方面，提供一种方法，包括：提供具有第一区域和第二区域的半导体衬底；在第一区域内在半导体衬底中形成带有N型掺杂剂的第一半导体材料的第一掺杂部件；在第二区域内在半导体衬底中形成带有P型掺杂剂的第二半导体材料的第二掺杂部件，其中，第二半导体材料在组分上不同于第一半导体材料；以及使用镱(Yb)对第一区域和第二区域实施离子注入工艺，以及毫秒退火工艺，从而将镱引入第一掺杂部件的第一深度以及第二掺杂部件的第二深度，其中，第二深度大于第一深度。

根据本发明的另一方面，提供一种半导体结构，包括：具有第一区域和第二区域的半导体衬底；在第一区域内形成在半导体衬底中的第一源极/漏极部件，其中，第一源极/漏极部件包括带有N型掺杂剂的第一半导体材料；在第二区域内形成在半导体衬底中的第二源极/漏极部件，其中，第二源极/漏极部件包括带有P型掺杂剂的第二半导体材料，并且第二半导体材料在组分上不同于第一半导体材料；以及设置在第一源极/漏极部件上的第一硅化物部件以及设置在第二源极/漏极部件上的第二硅化物部件，其中，第一硅化物部件由掺杂核素掺杂并且第二源极/漏极部件由掺杂核素掺杂。

附图说明

结合附图阅读详细说明和附图，可更好地理解本公开的各方面。应注意到，根据本行业中的标准惯例，各种特征不是按比例绘制。实际上，为论述清楚，各部件的尺寸可任意增加或减少。

图1是制造根据一些实施例构建的半导体结构的方法的流程图。

图2A、图3、图4、图5及图6是根据一些实施例构建的半导体结构在不同制造阶段的剖面图。