[发明专利]三维集成电路封装及其制造方法在审
| 申请号： | 201710067385.7 | 申请日： | 2017-02-07 |
| 公开（公告）号： | CN108206176A | 公开（公告）日： | 2018-06-26 |
| 发明（设计）人： | 林柏均 | 申请（专利权）人： | 南亚科技股份有限公司 |
| 主分类号： | H01L25/065 | 分类号： | H01L25/065;H01L21/98 |
| 代理公司： | 北京中誉威圣知识产权代理有限公司 11279 | 代理人： | 王正茂;丛芳 |
| 地址： | 中国台湾桃园市龟山*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 三维集成电路 重分布层 封装 半导体晶片 第二表面 第一表面 电性 电性连接 钝化材料 凸块设置 外观造型 有效减少 垂直地 堆叠 凸块 制造 | ||
1.一种三维集成电路封装，其特征在于，包含：
重分布层，具有第一表面以及第二表面，所述重分布层具有钝化材料；
多个半导体晶片，垂直地及顺序地堆叠在所述第一表面上；以及
多个电性凸块，设置于所述第二表面并通过所述重分布层电性连接所述多个半导体晶片。
2.如权利要求1所述的三维集成电路封装，其特征在于，任意两个相邻的所述半导体晶片以多个硅通孔连接于两个相邻的所述半导体晶片之间而堆叠。
3.如权利要求1所述的三维集成电路封装，其特征在于，所述多个电性凸块为焊球。
4.如权利要求1所述的三维集成电路封装，其特征在于，所述多个半导体晶片中的至少一个为记忆体晶片。
5.如权利要求1所述的三维集成电路封装，其特征在于，还包含模型材料，设置于所述第一表面，所述多个半导体晶片至少部分嵌入所述模型材料中。
6.一种三维集成电路封装，其特征在于，包含：
重分布层，具有第一表面以及第二表面，所述重分布层具有钝化材料；
逻辑块，设置于所述第一表面；
多个半导体晶片，垂直地及顺序地堆叠在所述逻辑块上；以及
多个电性凸块，设置于所述第二表面并通过所述重分布层与所述逻辑块电性连接所述多个半导体晶片。
7.如权利要求6所述的三维集成电路封装，其特征在于，任意两个相邻的所述半导体晶片以多个硅通孔连接于两个相邻的所述半导体晶片之间而堆叠。
8.如权利要求6所述的三维集成电路封装，其特征在于，所述多个电性凸块为焊球。
9.如权利要求6所述的三维集成电路封装，其特征在于，所述多个半导体晶片中的至少一个为记忆体晶片。
10.如权利要求6所述的三维集成电路封装，其特征在于，还包含模型材料，设置于所述第一表面，所述多个半导体晶片与所述逻辑块至少部分嵌入所述模型材料中。
11.一种三维集成电路封装的制造方法，其特征在于，包含：
在载体上垂直地及顺序地堆叠多个半导体晶片以形成堆叠结构；
在所述载体上施加模型材料以围绕所述堆叠结构；
移除所述载体以暴露所述堆叠结构的表面；
在所述堆叠结构所暴露的所述表面形成重分布层；以及
在所述重分布层上设置多个电性凸块。
12.如权利要求11所述的制造方法，其特征在于，所述重分布层的形成包含：
在从所述模型材料所暴露的所述半导体晶片的表面上形成所述重分布层。
13.如权利要求11所述的制造方法，其特征在于，还包含：
在堆叠前先在所述载体上设置逻辑块；
其中所述堆叠包含：
在所述逻辑块上垂直地及顺序地堆叠所述多个半导体晶片，使得所述多个半导体晶片与所述逻辑块形成所述堆叠结构。
14.如权利要求13所述的制造方法，其特征在于，所述重分布层的形成包含：
在从所述模型材料所暴露的所述逻辑块的表面上形成所述重分布层。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于南亚科技股份有限公司，未经南亚科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201710067385.7/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
