[发明专利]一种电压互感器并列装置及其自动并列控制逻辑

权利要求书

1.一种电压互感器并列装置及其自动并列控制逻辑，其特征在于：采用插件式结构，包括交流插件、CPU插件、信号插件和人机对话插件，所述交流插件包括交流信号输入采样电路、信号调理电路和A/D转换电路，所述CPU插件包括电源电路、ARM处理器、网络通信电路和模拟量输出电路，所述信号插件包括开关量输入电路和开关量输出电路，所述人机对话插件包括液晶显示电路、信号灯指示电路和键盘电路，所述交流插件、所述信号插件、所述人机对话插件与所述CPU插件通过总线板相连。

2.根据权利要求1所述的一种电压互感器并列装置及其自动并列控制逻辑，其特征在于：所述交流插件包括10个交流信号输入采样电路，所述10个交流信号输入采样电路包括Ⅰ母线A相电压U_A1采样电路、Ⅰ母线B相电压U_B1采样电路、Ⅰ母线C相电压U_C1采样电路、Ⅰ母线零序电压U_L1采样电路、Ⅰ母线抽取电压U_X1采样电路、Ⅱ母线A相电压U_A2采样电路、Ⅱ母线B相电压U_B2采样电路、Ⅱ母线C相电压U_C2采样电路、Ⅱ母线零序电压U_L2采样电路、Ⅱ母线抽取电压U_X2采样电路。

3.根据权利要求1所述的一种电压互感器并列装置及其自动并列控制逻辑，其特征在于：所述交流插件中的信号调理电路包括第一集成运放A1、第二集成运放A2、第一二极管D1、第二二极管D2、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第一电容C1、第二电容C2，所述第一二极管D1的负极与所述交流信号采样电路的输出端、所述第二二极管D2的正极、所述第一集成运放A1的反相输入端相连，所述第一二极管D1的正极与所述第二二极管D2的负极、所述第一集成运放A1的同相输入端相连共同接地，所述第一电阻R1的一端与所述第一集成运放A1的反相输入端相连，所述第一电阻R1另一端与所述第一集成运放A1的输出端相连，所述第一电容C1的一端与所述第一集成运放A1的输出端相连，所述第一电容C1的另一端接地，所述第二电阻R2的一端与所述第一集成运放A1的输出端相连，所述第二电阻R2的另一端与所述第二集成运放A2的反相输入端相连，所述第三电阻R3的一端与所述第二集成运放A2的同相输入端相连，所述第三电阻R3的另一端接地，所述第四电阻R4的一端与所述第二集成运放A2的反相输入端相连，所述第四电阻R4另一端与所述第二集成运放A2的输出端相连，所述第五电阻R5的一端与所述第二集成运放A2的输出端相连，所述第五电阻R5的另一端与所述第二电容C2的一端连接后共同与所述A/D转换电路的输入端相连，所述第二电容C2的另一端接地。

4.根据权利要求1所述的一种电压互感器并列装置及其自动并列控制逻辑，其特征在于：所述自动并列控制逻辑，包含的判断条件如下：

（1）所述电压互感器并列装置中的外部母联断路器QF处于合位；

（2）所述电压互感器并列装置中的Ⅰ母线隔离开关QS11和Ⅱ母线隔离开关QS12同时处于合位；

（3）所述电压互感器并列装置中的Ⅰ母线电压互感器隔离开关QS12处于合位，或者Ⅱ母线电压互感器隔离开关QS22处于合位；

（4）所述电压互感器并列装置中Ⅰ母线二次回路与Ⅱ母线二次回路的同相电压差U_A12、U_B12和U_C12均小于二次回路同相电压差的整定值U_SET。

5.根据权利要求1所述的一种电压互感器并列装置及其自动并列控制逻辑，其特征在于：所述CPU插件中的ARM处理器的芯片型号为MB9BF618S。

6.根据权利要求1所述的一种电压互感器并列装置及其自动并列控制逻辑，其特征在于：所述CPU插件中的网络通信电路包括2路RS485总线接口和2路RJ45以太网接口，其中RS485总线接口采用的芯片型号为SN65LBC184D，以太网接口采用的芯片型号为DP83849ID。

7.根据权利要求4所述的一种电压互感器并列装置及其自动并列控制逻辑，其特征在于：所述自动并列控制逻辑，当满足权利要求4中的判断条件时，将其对应的逻辑状态设置为逻辑1，当不满足上述条件时，将其对应的逻辑状态设置为逻辑0，当权利要求4中的判断条件的逻辑状态全部为逻辑1时，所述电压互感器并列装置经过一定的延时时间T_SET后输出电压互感器自动并列控制信号。

8.根据权利要求4所述的一种电压互感器并列装置及其自动并列控制逻辑，其特征在于：所述Ⅰ母线二次回路与Ⅱ母线二次回路同相电压差整定值U_SET的整定范围为0V～50V，延时时间T_SET的整定范围为0.1s ~100s，步长0.01s。