[发明专利]一种配置多个FPGA的装置及方法

权利要求书

1.一种配置多个FPGA的装置，包括多个FPGA，其特征在于，还包括外部控制电路，外部控制电路分别与每个FPGA连接。

2.根据权利要求配置多个FPGA的装置，其特征在于，所述外部控制电路为微处理器或CPLD芯片。

3.根据权利要求1或2所述的配置多个FPGA的装置，其特征在于，所述外部控制电路的DATA[7:0]引脚、CLOCK引脚、READ/WRITE引脚、PROGARM_B引脚、INIT_B引脚、DONE引脚分别与每个FPGA的D[7:0]引脚、CCLK引脚、RDWR_B引脚、PROGARM_B引脚、INIT_B引脚、DONE引脚连接。

4.一种配置多个FPGA的方法，其特征在于，包括外部控制电路和多个FPGA；

还包括以下步骤：

S1：对每个FPGA配置接口进行初始化；

S2：通过外部控制电路对每个FPGA的配置信号进行加载数据前的准备操作；

S3：根据配置的顺序需要进行片选FPGA，并进行相应配置文件的加载；

S4：任一FPGA配置文件加载完成后，根据需要配置FPGA的个数重复步骤S3；

S5：所有FPGA均加载完相应的配置文件后，外部控制电路等待done信号变高，done信号变高后，配置完成。

5.根据权利要求4所述的配置多个FPGA的方法，其特征在于，步骤S1中，初始化包括对数据管脚、信号管脚的初始化操作。

6.根据权利要求4所述的配置多个FPGA的方法，其特征在于，步骤S2中，配置信号包括PROGARM_B信号、RDWR_B信号、INIT_B信号、CCLK信号。

7.根据权利要求6所述的配置多个FPGA的方法，其特征在于，步骤S2中进行加载数据前的准备操作具体包括以下步骤：

S2.1：通过外部控制电路给FPGA时钟信号，然后给PROGRAM_B信号一个周期的低电平，之后将其拉高，边给时钟信号边判断INIT_B信号是否为高，若为低则继续等待判断；

S2.2：INIT_B信号为高后，外部控制电路给FPGA一个周期的时钟信号，然后将RDWR_B信号拉低，使其写使能，至此完成配置数据加载前的准备工作。

8.根据权利要求4所述的配置多个FPGA的方法，其特征在于，步骤S3中进行相应配置文件的加载具体包括以下步骤：

S3.1：确定片选出的FPGA的配置文件的存储位置；

S3.2：将存储的配置文件数据根据具体情况进行字节顺序的转换操作后，将其赋值给数据线相应的GPIO寄存器，每赋值完一个字节，外部控制电路给FPGA一个周期的时钟信号。

9.根据权利要求4所述的配置多个FPGA的方法，其特征在于，步骤S5还包括：当所有FPGA完成配置数据加载后，外部控制电路边给时钟信号边判断done信号是否变高，当done信号变高后，说明多个FPGA均配置完成。