[发明专利]一种配置多个FPGA的装置及方法

说明书

技术领域

本发明涉及数据通信领域，尤其涉及FPGA配置，具体涉及一种采用并行被动模式以不同配置文件分别配置多个FPGA的装置及方法。

背景技术

随着对数据处理的功能复杂度要求日益提高，多FPGA的应用日益广泛。当多个FPGA分别实现不同的功能时，各FPGA的配置文件也不同。在配置效率方面，若要采用串行的方式实现多个FPGA的不同配置，配置效率低，而较常用的配置多FPGA的方法，由于过多的指令周期所带来的时延可能会导致配置数据传输不正确。

发明内容

为解决上述问题，本发明提供一种采用并行被动模式以不同配置文件配置多个FPGA的方法，能够实现不同配置文件的高效、准确、灵活加载。

本发明的技术方案是：一种配置多个FPGA的装置，包括多个FPGA，还包括外部控制电路，外部控制电路分别与每个FPGA连接。

进一步地，所述外部控制电路为微处理器或CPLD芯片。

进一步地，所述外部控制电路的DATA[7:0]引脚、CLOCK引脚、READ/WRITE引脚、PROGARM_B引脚、INIT_B引脚、DONE引脚分别与每个FPGA的D[7:0]引脚、CCLK引脚、RDWR_B引脚、PROGARM_B引脚、INIT_B引脚、DONE引脚连接。

一种配置多个FPGA的方法，包括外部控制电路和多个FPGA；

还包括以下步骤：

S1：对每个FPGA配置接口进行初始化；

S2：通过外部控制电路对每个FPGA的配置信号进行加载数据前的准备操作；

S3：根据配置的顺序需要进行片选FPGA，并进行相应配置文件的加载；

S4：任一FPGA配置文件加载完成后，根据需要配置FPGA的个数重复步骤S3；

S5：所有FPGA均加载完相应的配置文件后，外部控制电路等待done信号变高，done信号变高后，配置完成。

进一步地，步骤S1中，初始化包括对数据管脚、信号管脚的初始化操作。

进一步地，步骤S2中，配置信号包括PROGARM_B信号、RDWR_B信号、INIT_B信号、CCLK信号。

进一步地，步骤S2中进行加载数据前的准备操作具体包括以下步骤：

S2.1：通过外部控制电路给FPGA时钟信号，然后给PROGRAM_B信号一个周期的低电平，之后将其拉高，边给时钟信号边判断INIT_B信号是否为高，若为低则继续等待判断；

S2.2：INIT_B信号为高后，外部控制电路给FPGA一个周期的时钟信号，然后将RDWR_B信号拉低，使其写使能，至此完成配置数据加载前的准备工作。

进一步地，步骤S3中进行相应配置文件的加载具体包括以下步骤：

S3.1：确定片选出的FPGA的配置文件的存储位置；

S3.2：将存储的配置文件数据根据具体情况进行字节顺序的转换操作后，将其赋值给数据线相应的GPIO寄存器，每赋值完一个字节，外部控制电路给FPGA一个周期的时钟信号。

进一步地，步骤S5还包括：当所有FPGA完成配置数据加载后，外部控制电路边给时钟信号边判断done信号是否变高，当done信号变高后，说明多个FPGA均配置完成。

本发明提供的配置多个FPGA的装置及方法，在数据加载方面，并非像传统方法一样对每个数据管脚进行依次赋值，而是直接向数据线相应的GPIO寄存器进行赋值操作，这样不仅可以大大减少指令周期，而且避免了由于时延导致配置数据传输不正确的可能性，从而实现多FPGA的准确、高效配置。且本发明可对多个FPGA配置顺序进行灵活选择，从而实现多FPGA的灵活配置。

附图说明

图1是本发明具体实施例配置多个FPGA信号连接示意图。

图2是本发明具体实施例配置多个FPGA的方法流程图。

具体实施方式

下面结合附图并通过具体实施例对本发明进行详细阐述，以下实施例是对本发明的解释，而本发明并不局限于以下实施方式。