[发明专利]封装件及其形成方法有效
申请号: | 201710213919.2 | 申请日: | 2017-04-01 |
公开(公告)号: | CN107342277B | 公开(公告)日: | 2019-08-09 |
发明(设计)人: | 谢正贤;许立翰;吴伟诚;陈宪伟;叶德强;吴集锡;余振华 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H01L23/498 | 分类号: | H01L23/498;H01L21/48 |
代理公司: | 北京德恒律治知识产权代理有限公司 11409 | 代理人: | 章社杲;李伟 |
地址: | 中国台*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 封装 及其 形成 方法 | ||
1.一种封装件,包括:
集成电路管芯;
第一金属化图案,位于所述集成电路管芯上方,其中,所述第一金属化图案包括限定延伸穿过第一导电区的第一孔的第一伪图案;以及
第二金属化图案,位于所述第一金属化图案上方,其中,所述第二金属化图案包括限定延伸穿过第二导电区的第二孔的第二伪图案,并且所述第二孔以凸出的方式与所述第一孔的部分和所述第一导电区的一部分重叠;
其中,所述第一金属化图案还包括电连接至所述集成电路管芯的第一信号线,并且所述第二导电区完全覆盖所述第一信号线。
2.根据权利要求1所述的封装件,其中,所述第一导电区包括界定所述第一孔的侧部的伪线,并且自上往下看时,延伸穿过所述伪线的中心的线还延伸穿过所述封装件的截面中的所述第二孔的中心。
3.根据权利要求1所述的封装件,其中,所述第一导电区包括界定所述第一孔的侧部的伪线,并且自上往下看时,延伸穿过所述伪线的中心的线不延伸穿过所述封装件的截面中的所述第二孔的中心。
4.根据权利要求1所述的封装件,其中,所述第一金属化图案还包括电连接至所述集成电路管芯的第一信号线,其中,所述封装件还包括延伸穿过所述第二金属化图案的通孔,并且所述通孔将所述第一信号线电连接至设置在所述第二金属化图案上方的第二信号线。
5.根据权利要求1所述的封装件,其中,所述第一伪图案、所述第二伪图案或它们的组合与所述集成电路管芯中的任何有源器件电绝缘。
6.一种封装件,包括:
集成电路管芯;
密封剂,沿着所述集成电路管芯的侧壁延伸;
贯通孔,延伸穿过所述密封剂并且电连接至所述集成电路管芯;
第一介电层,位于所述集成电路管芯和所述密封剂上方;
第一伪图案,位于所述第一介电层中,其中,所述第一伪图案包括:
第一导电材料;以及
多个第一孔,延伸穿过所述第一导电材料并且设置在第一行和第一列的第一栅格中;
第二介电层,位于所述第一介电层上方;以及
第二伪图案,位于所述第二介电层中,其中,所述第二伪图案包括:
第二导电材料;以及
多个第二孔,延伸穿过所述第二导电材料并且设置在第二行和第二列的第二栅格中,其中,所述第二栅格偏离所述第一栅格。
7.根据权利要求6所述的封装件,还包括:
第三介电层,位于所述第二介电层上方;以及
第三伪图案,位于所述第三介电层中,其中,所述第三伪图案包括:
第三导电材料;以及
多个第三孔,延伸穿过所述第三导电材料并且设置在第三行和第三列的第三栅格中,其中,所述第二栅格偏离所述第三栅格。
8.根据权利要求7所述的封装件,其中,所述第三栅格与所述第一栅格对准。
9.根据权利要求6所述的封装件,其中,所述第二导电材料包括没有任何孔的区域,并且所述区域的表面积至少与所述第二孔中的一个的表面积一样大。
10.根据权利要求9所述的封装件,其中,所述区域直接设置在所述第一介电层中的第一信号线上方,并且所述第一信号线电连接至所述集成电路管芯中的有源器件。
11.根据权利要求10所述的封装件,还包括延伸穿过所述区域的通孔,其中,所述通孔将所述第一信号线电连接至所述第二介电层上方的第三介电层中的第二信号线。
12.根据权利要求6所述的封装件,其中,所述第一伪图案不提供所述第一介电层内的部件之间的电布线,并且所述第二伪图案不提供所述第二介电层内的部件之间的电布线。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710213919.2/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种晶圆硅通孔填充方法
- 下一篇:一种防电磁干扰的射频模块及其实现方法