[发明专利]一种提升PCB线路高宽比的制作方法

说明书

技术领域

本发明属于印制电路技术领域，具体是涉及一种提升PCB线路高宽比的制作方法。

背景技术

随着半导体封装技术的迅速发展，封装密度和芯片性能的迅速提升，相应的引脚密度逐渐增大，这就要求相应的封装基板具有更加密集的集成线路。然而当线路过细时，发热严重，带来功能性、可靠性和安全性上的巨大隐患。此外在某些特殊的功能性线路中，如电感线圈，对基板线路的线宽线距有着严格的高密度要求，但是又希望可以尽量的降低线路的总体电阻。因此迫切地需要提高线路的高度，增大线路横截面积，以降低导线的电阻，允许通过更大的电流并缓解发热现象，而这一问题的解决对PCB行业的制作工艺提出了严峻的挑战。解决问题的关键在于如何提高PCB线路的高宽比H/W（线路的高度/线路的宽度）。

传统的PCB精细线路的常见方法按照工艺原理主要分为三种：一种为半加成法，采用感光材料和覆铜板制作印制线路板，其中用负像图形保护非线路区，先在线路区电镀精细线路，再将非线路部分的铜层被减除；一种为减成法，使用正像图形保护线路区，然后将非线路区减蚀掉；还有一种为加成法，这一方法受限于孔金属化，以及大规模制造难等问题，目前主要停留在实验室阶段。

半加成法技术和减成法技术都需要使用感光材料进行图像曝光和显影的步骤，其中半加成法由于显著减小了侧蚀问题，因此非常适合于制作精细线路。但是该方法中线路的高度受感光材料的限制较大，H/W值往往小于1.0。

发明内容

有鉴于此，为了克服现有技术的缺陷，本发明的目的是提供一种提升PCB线路高宽比的制作方法，通过两次或多次贴感光材料、曝光、显影、表面处理和电镀铜、镍或其合金再电镀的方法，突破了感光材料对线路高宽比的限制，且该制作方法易于实现，可批量生产。

为了达到上述目的，本发明采用以下技术方案：

一种提升PCB线路高宽比的制作方法，包括以下制作步骤：

1）基材开孔：将基材开料裁切，在基材上开设定位孔；

2）线路设计：上述开孔后的基材经光致前处理后，贴上感光材料，使用曝光设备曝出设计的线路图形；

3）显影处理：对上述曝光后的贴膜基材进行显影处理，将未曝光的部分去除干净；

4）图形电镀：在上述显影处理后的基材上电镀出设计的线路，得到线路板；

5）二次光致前处理：将上述电镀后的线路板进行等离子清洗，进行二次光致前处理；

6）二次图形电镀：在上述二次光致前处理后的线路板正面再次贴上感光材料，利用所述定位孔进行定位，随后通过二次显影、二次图形电镀，制作出第二层的线路；

7）褪膜蚀刻：将经上述步骤得到的线路板，进行褪膜、蚀刻处理，将底铜蚀刻干净，减铜完成后，即制得高铜厚的精细线路。

其中，步骤1）中所述的在基材上开设定位孔的方法为激光钻孔、机械钻孔或模具冲孔。

步骤1）中所述的基材为覆铜板类基材、纯铜箔、铝箔或铁片。

优选地，所述的基材为覆铜板类基材，步骤7）中直接通过蚀刻得到线路，通过常规流程制作单面板、双面板或多层板。

优选地，所述的基材为纯铜箔、铝箔或铁片，步骤7）中将经步骤6）得到的线路板的一侧压入半固化片中，将金属基底暴露在外侧，通过蚀刻去除，留下未蚀刻的部分为埋入聚合物基体中的线路区域。使用金属薄片制作线路的优势在于：蚀刻过程中线路会得到保护，因此线路宽度不会进一步降低，这一特点有利于制作高线宽、窄线距的精细线路。

步骤2）和步骤5）中所述的光致前处理均为中粗化处理。

步骤5）中所述的等离子清洗时间为5~15min。

步骤2）和步骤6）中所述的感光材料均为菲林干膜。

优选地，步骤6）中所述的利用定位孔进行定位为将整个基材划分为多个区域，即步骤2）设计曝光图形时，应当将整个线路板划分为9~225cm²大小的区域，每个区域内至少包含2个所述的定位孔，每个区域通过所述的定位孔单独曝光。这样操作的优点在于可以尽可能地提高二次图形电镀的线路与第一次电镀的线路之间的对位精度。

步骤1）中也可不开设定位孔，在步骤2）中设计出曝光、显影制作的焊盘定位孔。

上述的制作方法只进行了两次贴感光材料然后光致前处理再电镀的工艺，制得的线路具有很高的H/W值（>1）的同时又可以具有很小的线宽线距，也可通过重复更多次数的贴感光材料、曝光、显影、表面处理和电镀铜、镍或其合金再电镀的工艺来进一步提升线路的高度。