[发明专利]一种1Hz‑1GHz时钟产生电路及方法

权利要求书

1.一种1Hz-1GHz时钟产生电路，其特征在于：包括直接数字频率合成器、带通滤波器、分频器、FPGA、第一锁相环单元、第二锁相环单元以及多路复用器；

直接数字频率合成器，被配置为用于产生150MHz～300MHz的频率；

带通滤波器，被配置为用于对直接数字频率合成器产生的150MHz～300MHz信号进行滤波；

分频器，被配置为用于对一路150MHz～300MHz信号进行2/4/8/16/32次分频；

FPGA，被配置为用于产生1Hz～4.6875MHz的频率；

第一锁相环单元包括第一频率合成器、第一环路滤波器和第一压控振荡器；

第一频率合成器，被配置为用于将第一压控振荡器产生的信号与参考信号的频率相位进行比较；

第一环路滤波器，被配置为用于对第一频率合成器产生的信号进行滤波；

第一压控振荡器，被配置为用于产生800MHz的信号；

第二锁相环单元包括第二频率合成器、第二环路滤波器和第二压控振荡器；

第二频率合成器，被配置为用于将第二压控振荡器产生的信号与直接数字频率合成器产生的信号频率相位进行比较；

第二环路滤波器，被配置为用于对第二频率合成器产生的信号进行滤波；

第二压控振荡器，被配置为用于产生300MHz～1GHz的信号；

多路复用器，被配置为用于将四路不同频段的信号合为一路，实现频段覆盖1Hz～1GHz、频率分辨率达到μHz级的时钟信号；

直接数字频率合成器采用频率为800MHz的参考信号作为参考时钟，产生频率为150MHz～300MHz的信号至带通滤波器滤波，经过带通滤波器滤波后分别进入分频器、多路复用器以及第二锁相环单元，通过分频器分频后产生的信号，其中一路进入多路复用器，另外一路取4.6875MHz～9.375MHz频段进入FPGA进行分频，经过分频后得到1Hz～4.6875MHz的信号进入多路复用器，进入第二锁相环单元的信号通过其第二压控振荡器产生300MHz～1GHz的信号进入多路复用器，多路复用器将产生的1Hz～4.6875MHz信号、4.6875MHz～150MHz信号、150MHz～300MHz以及300MHz～1GHz四路信号合为一路，实现频段覆盖1Hz～1GHz、频率分辨率达到μHz级的时钟信号。

2.一种1Hz-1GHz时钟产生方法，其特征在于：采用如权利要求1所述的1Hz-1GHz时钟产生电路，包括如下步骤：

步骤1：用内部10MHz恒温晶振或者外部10MHz信号作为参考，通过第一锁相环单元的第一压控振荡器产生800MHz的参考信号；

步骤2：直接数字频率合成器采用频率为800MHz的参考信号作为参考时钟，产生频率为150MHz～300MHz的信号；

步骤3：直接数字频率合成器产生的150MHz～300MHz信号经过带通滤波器滤波后，分为三路；其中第一路信号通过分频器进行2/4/8/16/32次分频，得到4.6875MHz～150MHz的信号；第二路信号直接进入多路复用器；第三路信号进入第二锁相环单元；

步骤4：通过分频器分频后产生的4.6875MHz～150MHz信号，其中一路直接进入多路复用器；另外一路取4.6875MHz～9.375MHz频段进入FPGA进行分频，得到1Hz～4.6875MHz的信号；

步骤5：进入第二锁相环单元的第三路信号作为参考信号，通过第二锁相环单元的第二压控振荡器产生300MHz～1GHz的信号；

步骤6：多路复用器将步骤2-步骤5产生的1Hz～4.6875MHz信号、4.6875MHz～150MHz信号、150MHz～300MHz以及300MHz～1GHz四路信号合为一路，实现频段覆盖1Hz～1GHz、频率分辨率达到μHz级的时钟信号。