[发明专利]封装结构及其制作方法

权利要求书

1.一种封装结构，其特征在于，包括：

绝缘密封体，具有第一表面及相对于所述第一表面的第二表面；

黏着层，嵌入在所述绝缘密封体中；

第一线路层，具有嵌入在所述绝缘密封体中的至少一部分及嵌入在所述黏着层中的另外至少一部分，其中所述第一线路层包括多个第一接垫及多个第二接垫；

芯片，设置于所述黏着层上并嵌入在所述绝缘密封体中，其中所述芯片包括通过所述绝缘密封体的所述第二表面所暴露出的多个连接端子；

多个导电结构，嵌入在所述绝缘密封体中，其中所述导电结构电性连接至所述第一接垫，且所述绝缘密封体的所述第二表面暴露出所述导电结构的顶表面；

介电层，设置于所述绝缘密封体的所述第二表面上；以及

第二线路层，嵌入在所述介电层中，其中所述第二线路层电性连接至所述导电结构及所述连接端子，且所述介电层暴露出所述第二线路层的顶表面。

2.根据权利要求1所述的封装结构，其中所述第二线路层包括多个第三接垫及在所述第三接垫上的多个柱体，且每个所述第三接垫的宽度大于每个所述柱体的宽度。

3.根据权利要求1所述的封装结构，其中所述第二线路层的所述顶表面与所述介电层的顶表面共面，且所述介电层的所述顶表面形成为具有多个开口，以暴露出所述第二线路层的所述顶表面的至少一部分。

4.根据权利要求1所述的封装结构，还包括在所述绝缘密封体的所述第一表面上的多个导电端子以及设置于所述介电层上的多个电子装置，其中所述导电端子电性连接至所述第一线路层的所述第一接垫及所述第二接垫，所述电子装置电性连接至所述第二线路层。

5.根据权利要求1所述的封装结构，其中每个所述第一接垫的宽度大于每个所述导电结构的宽度，所述导电结构围绕所述芯片及所述黏着层，所述黏着层的底表面与所述绝缘密封体的所述第一表面共面。

6.一种封装结构的制作方法，其特征在于，包括：

提供载体基板；

在所述载体基板上形成第一线路层，其中所述第一线路层包括多个第一接垫及多个第二接垫；

在所述第一接垫上形成多个导电结构；

在所述载体基板上依次形成黏着层及芯片；

在载体基板上形成绝缘密封体，其中所述第一线路层的至少一部分嵌入在所述绝缘密封体中，且所述第一线路层的另外至少一部分嵌入在所述黏着层中；

所述绝缘密封体的厚度减小，以使所述绝缘密封体的第一表面黏附至所述载体基板，并且相对于所述第一表面的所述绝缘密封体的第二表面暴露出所述导电结构的顶表面及所述芯片的多个连接端子；

在所述绝缘密封体上形成第二线路层，其中所述第二线路层电性连接至所述导电结构及所述芯片的所述连接端子；

在所述绝缘密封体上形成介电层，以密封所述第二线路层，其中所述介电层暴露出所述第二线路层的顶表面；以及

自所述绝缘密封体的所述第一表面移除所述载体基板。

7.根据权利要求6所述的封装结构的制作方法，其中形成第二线路层的步骤包括：

在所述导电结构及所述芯片的所述连接端子上形成多个第三接垫；以及

在所述第三接垫上形成多个柱体，其中每个所述第三接垫的宽度大于每个所述柱体的宽度。

8.根据权利要求6所述的封装结构的制作方法，其中所述第二线路层的所述顶表面与所述介电层的顶表面为共面，在所述绝缘密封体上形成所述介电层的步骤包括：

在所述绝缘密封体及所述第二线路层上形成介电材料层；以及

图案化所述介电材料层以形成具有多个开口的所述介电层，其中所述介电层的所述开口暴露出所述第二线路层的所述顶表面。

9.根据权利要求6所述的封装结构的制作方法，还包括：

在所述绝缘密封体的所述第一表面上形成多个导电端子，其中所述导电端子电性连接至所述第一线路层的所述第一接垫及所述第二接垫；以及

在所述介电层上形成多个电子装置，其中所述电子装置电性连接至所述第二线路层。

10.根据权利要求6所述的封装结构的制作方法，其中每个所述第一接垫的宽度大于每个所述导电结构的宽度，所述导电结构围绕所述芯片及所述黏着层，所述黏着层的底表面与所述绝缘密封体的所述第一表面为共面。