[发明专利]电路装置、物理量检测装置、电子设备和移动体

说明书

技术领域

本发明涉及电路装置、物理量检测装置、电子设备和移动体等。

背景技术

以往，作为将模拟信号转换为数字数据的A/D转换电路，已知有逐次比较型A/D转换电路。该逐次比较型A/D转换电路具有比较电路、逐次比较寄存器和D/A转换电路，利用逐次比较动作将对输入信号进行采样/保持后的信号进行A/D转换从而输出数字数据。

在将输入信号转换为n位的数字数据的逐次比较型A/D转换电路中、使用从MSB侧逐位地确定位数据的一般方法的情况下，转换周期为n周期。由于周期数会对功耗及转换速度产生影响，因此，提出了通过减少转换周期来实现低功耗且高速的A/D转换的方法。

例如，在专利文献1中公开了对每个模拟信号限定转换范围从而实现高速化的逐次比较A/D转换电路。在专利文献2中公开了使用上次的转换码的高位、仅进行低位的转换从而实现高速化的逐次比较A/D转换电路。在专利文献3中公开了在进行伪过采样(pseudo oversampling)动作时限定进行逐次比较的数据范围从而实现高速化的A/D转换电路。

专利文献1：日本特开2006-140819号公报

专利文献2：日本特开2006-108893号公报

专利文献3：日本特开2013-211611号公报

专利文献1～专利文献3都是通过限定转换范围来削减转换周期，从而实现高速化。但是，存在这样的课题：在输入了远远偏离预期的信号的情况下，与输入信号对应的数字数据处于转换范围外而无法适当地转换输入信号。

发明内容

根据本发明的几个方式，能够提供实现A/D转换的高速化以及转换错误的抑制的电路装置、物理量检测装置、电子设备和移动体等。

本发明是为了解决上述课题中的至少一部分而完成的，能够作为以下的形态或方式来实现。

本发明的一个方式涉及电路装置，该电路装置对模拟输入信号进行A/D转换，其中，所述电路装置包含：控制电路，其具有保持逐次比较数据的逐次比较寄存器；D/A转换电路，其对来自所述逐次比较寄存器的输出数据进行D/A转换；以及比较电路，其进行所述模拟输入信号与来自所述D/A转换电路的输出信号的比较处理，所述控制电路具有：上限值寄存器，其保持通过所述模拟输入信号的A/D转换而得到的A/D转换结果数据的转换范围的上限值；以及下限值寄存器，其保持所述转换范围的下限值，在逐次比较处理中，在所述比较电路输出相同的比较结果达到规定次数以上的情况下，所述控制电路进行增大所述上限值的更新和减小所述下限值的更新中的至少一方。

在本发明的一个方式中，在作为逐次比较型A/D转换电路的电路装置中，在从比较电路输出相同的比较结果达到规定次数以上的情况下，进行转换范围的上限值的增大和下限值的减小中的至少一方。这样，能够将在更新前不包含在转换范围中的范围重新包含到转换范围中。即，通过设定转换范围能够实现转换的高速化，并能够通过转换范围的适当更新，输出没有错误的转换结果。

此外，在本发明的一个方式中，也可以是，在所述逐次比较处理中，在所述比较电路从第一次的比较起输出相同的比较结果达到所述规定次数以上的情况下，所述控制电路进行增大所述上限值的更新和减小所述下限值的更新中的至少一方。

这样，能够将从逐次比较处理的第一次起输出相同的比较结果作为增大上限值或减小下限值的条件，因此能够抑制过度地扩大转换范围的情况。

此外，在本发明的一个方式中，也可以是，在所述比较电路输出所述模拟输入信号的电压电平为来自所述D/A转换电路的所述输出信号的电压电平以上的比较结果达到所述规定次数以上的情况下，所述控制电路进行增大所述上限值的更新，在所述比较电路输出所述模拟输入信号的电压电平小于来自所述D/A转换电路的所述输出信号的电压电平的比较结果达到所述规定次数以上的情况下，所述控制电路进行减小所述下限值的更新。

这样，能够根据比较结果更新上限值或下限值。

此外，在本发明的一个方式中，也可以是，所述控制电路在所述上限值达到所述逐次比较数据的满量程的上限的情况下将所述上限值更新为所述满量程的上限，在所述下限值达到所述逐次比较数据的所述满量程的下限的情况下，将所述下限值更新为所述满量程的下限。

这样，由于考虑了满量程的上限、下限，因此能够抑制过度地扩大转换范围的情况等。