[发明专利]半导体结构及其形成方法、测量电阻的方法

说明书

本发明提供一种半导体结构及其形成方法、测量电阻的方法，其中测量电阻的方法包括：对相邻测试源漏掺杂区之间的测试栅极结构施加开启电压，开启所述测试栅极结构下方的沟道；使部分测试源漏插塞中具有第一测试电流，多个测试源漏插塞中具有第一插塞和第二插塞，所述第一插塞中具有第一测试电流，且所述第一测试电流不流经所述第二插塞以及所述第一插塞和第二插塞之间的栅极结构下方沟道；获取第一插塞与第二插塞之间的测试电压；通过所述第一测试电流与所述测试电压获取所述器件区的器件外部电阻。其中，能够通过所述第一测试电流和测试电压获取外部电阻，且能够增加测量精度。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法、测量电阻的方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高集成度的方向发展。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件的元件密度和集成度的提高，晶体管的尺寸也越来越小。

晶体管的结构包括：衬底；位于衬底上的栅极结构；位于所述栅极结构两侧衬底中的源漏扩展区；位于所述栅极结构两侧的源漏扩展区中的源漏掺杂区，所述源漏掺杂区之间的衬底形成晶体管沟道；连接所述源漏掺杂区的源漏插塞。为了改善晶体管的性能，在栅极结构两侧的衬底中具有源漏扩展区。为了降低源漏插塞与源漏掺杂区之间的接触电阻，所述源漏掺杂区与源漏插塞之间具有金属硅化物。晶体管包含多项电阻，例如源漏掺杂区的电阻、器件沟道电阻、源漏器件扩展区电阻、金属硅化物的电阻以及所述源漏插塞的电阻。

晶体管的各向电阻均对晶体管的性能具有影响，通过对晶体管的电阻进行测量能够通过测量结果对晶体管性能进行评估，从而能够对晶体管的性能进行改善。因此，为了保证晶体管的性能，需要对晶体管的各向电阻进行测量。

然而，通过现有技术的半导体结构对晶体管的电阻进行测量获取的测量结果误差较大。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法、测量电阻的方法，能够提高测试精度。

为解决上述问题，本发明提供一种半导体结构，包括：衬底，所述衬底包括器件区和测试区；位于所述器件区衬底上的多个分立的器件栅极结构，位于相邻器件栅极结构之间的器件源漏掺杂区；连接所述器件源漏掺杂区的器件源漏插塞；位于所述测试区衬底上的多个分立的测试栅极结构；位于相邻测试栅极结构之间衬底中的测试源漏掺杂区，所述测试源漏掺杂区的个数大于2；连接所述测试源漏掺杂区的测试源漏插塞，所述测试源漏插塞沿垂直于所述测试栅极结构侧壁方向上的尺寸与器件源漏插塞沿垂直于所述器件栅极结构侧壁方向上的尺寸相等。

可选的，多个测试栅极结构中具有第一测试栅极结构和第二测试栅极结构，所述第一测试栅极结构和第二测试栅极结构的宽度不相等，且所述第一测试栅极结构到相邻测试栅极结构之间的间距与第二测试栅极结构到相邻测试栅极结构之间的间距相等。

可选的，多个测试栅极结构中还具有第三测试栅极结构和第四测试栅极结构，所述第三测试栅极结构到相邻测试栅极结构之间的间距为第一间距，所述第四测试栅极结构到相邻测试栅极结构之间的间距为第二间距，所述第一间距与第二间距不相等；所述第三测试栅极结构和第四测试栅极结构的宽度不相等。

可选的，多个测试栅极结构中具有第一测试栅极结构和第二测试栅极结构，所述第一测试栅极结构与相邻测试栅极结构之间的间距为第一间距，所述第二测试栅极结构与相邻测试栅极结构之间的间距为第二间距，所述第一间距与第二间距不相等，所述第一测试栅极结构和第二测试栅极结构的宽度相等。

可选的，多个测试栅极结构中还具有第三测试栅极结构和第四测试栅极结构，所述第三测试栅极结构中心到相邻测试栅极结构中心之间的距离与所述第四测试栅极结构中心到相邻测试栅极结构中心之间的距离相等，所述第三测试栅极结构与第四测试栅极结构的宽度不相等。