[发明专利]沟槽栅功率MOSFET及其制造方法

说明书

本发明公开了一种沟槽栅功率MOSFET，导通区的各元胞包括：第一外延层和其表面的沟道区；多晶硅栅对应的第一沟槽穿过沟道区且多晶硅栅被过刻蚀并在顶部形成一凹槽；在凹槽中填充有层间膜；源区通过带角度离子注入自对准形成于凹槽的侧面。侧面结构的源区使第一沟槽之间的沟道区表面直接暴露并在沟道区表面形成有阱接触区。导通区的各元胞的表面同时形成有正面金属层并引出源极，源极的正面金属层直接和阱接触区以及源区接触并形成无接触孔的连接结构。本发明还公开了一种沟槽栅功率MOSFET的制造方法。本发明能在保证提高器件的沟道密度和减小器件的导通电阻的条件下进一步减少芯片面积，提高芯片的集成度。

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种沟槽栅功率MOSFET；本发明还涉及一种沟槽栅功率MOSFET的制造方法。

背景技术

如图1所示，是现有第一种沟槽栅功率MOSFET的结构示意图；下面以N型器件为例进行说明，现有第一种沟槽栅功率MOSFET的导通区201由多个元胞周期性排列组成，元胞也即器件的单元结构；导通区201也即会在器件工作时会形成沟道并实现源漏导通的区域。图1中在导通区201外部还包括栅极引出区202。各所述元胞包括：

具有N型掺杂的第一外延层如硅外延层101，在所述第一外延层101表面形成有由P型阱组成的沟道区102。

由所述沟道区102底部的所述第一外延层101组成漂移区；

第一沟槽形成于所述第一外延层101中并穿过所述沟道区102，所述第一沟槽的底部表面和侧面形成有栅介质层如栅氧化层(未显示)，在所述第一沟槽中填充有由多晶硅组成的多晶硅栅3。

N型重掺杂的源区104由形成于沟道区102的表面。

层间膜105覆盖在覆盖在所述多晶硅栅103和所述源区104的表面。

图1中，在所述导通区201形成有穿过所述层间膜105的接触孔106a，所述接触孔106a的底部还需要穿过所述源区104，这样通过所述接触孔106a同时实现和所述源区104以及所述源区104底部的所述沟道区102连接；在所述接触孔106a的底部形成有阱接触区107。

源极由正面金属层108图形化后形成，由图1所示可知，导通区201中源极的正面金属层108通过接触孔106a和底部的源区104和所述沟道区102连接。

漏区(未显示)由形成于所述漂移区背面的N型重掺杂区组成；在所述漏区的背面形成有由背面金属层109组成的漏极。

在所述导通区201之外的所述栅极引出区202中包括第二沟槽，所述第二沟槽的宽度大于所述第一沟槽的宽度，所述第二沟槽和所述第一沟槽相连通且同时形成。较宽的所述第二沟槽有利于在其顶部形成接触孔106b。

在所述第二沟槽的底部表面和侧面也形成有栅介质层以及在所述第二沟槽中填充有由多晶硅组成的多晶硅栅103a，所述第二沟槽中的栅介质层和所述第一沟槽中的栅介质层同时形成，所述第二沟槽中的多晶硅栅103a和所述第一沟槽中的多晶硅栅3同时形成且互相连接。

所述栅极引出区202中所述第二沟槽中的多晶硅栅103a外的所述沟道区102的表面也形成有所述源区104的掺杂。

在所述第二沟槽的多晶硅栅103a的顶部形成有接触孔106b并通过该接触孔106b将各所述多晶硅栅3连接到由正面金属层108组成的栅极。

在所述接触孔106b的底部形成有和所述阱接触区107同时形成的接触区。