[发明专利]一种超结LDMOS器件

说明书

本发明提供一种超结LDMOS器件，属于功率器件技术领域。本发明超结LDMOS器件的元胞结构包括：衬底，位于衬底两端的第一有源区和第二有源区以及位于两个有源区之间的超结表面耐压区；所述第一有源区与表面耐压区相靠近侧形成第一导电类型的MOSFET，所述第二有源区与表面耐压区相靠近侧形成第二导电类型的MOSFET；本发明实现了在不额外增加控制信号的情况下，一种类型载流子沟道开启导电后，即能自动实现超结表面耐压区中另一种类型载流子参与导电，并且不形成电导调制效应。故而，本发明在显著增强电流能力的同时保证了单极性器件的快速关断，并且本发明可以在同一工艺下集成两种不同导电类型但电流能力却相接近的超结LDMOS。

技术领域

本发明属于功率半导体技术领域，具体涉及一种高压横向超结半导体器件。

背景技术

电力电子系统的小型化、集成化是功率半导体器件的一个重要研究方向。智能功率集成电路(Smart Power Integrated Circuit,SPIC)或高压集成电路(High VoltageIntegrated Circuit,HVIC)将保护、控制、检测、驱动等低压电路和高压功率器件集成在同一个芯片上，这样不仅缩小了系统体积，提高了系统可靠性。同时，在较高频率的工作场合，由于系统引线电感的减少，可以显著降低对缓冲和保护电路的要求。

横向双扩散金属氧化物场效应晶体管(Lateral Double-diffused Metal OxideField Effect Transistor,LDMOS)是SPIC或HVIC的关键技术。然而由于耐高压横向器必须存在一定横向尺寸的漂移区(耐压区)以满足其击穿电压的要求，这就导致了器件的比导通电阻(R_on,sp)较大。与相同电压电流等级的纵向MOSFET相比，LDMOS的电阻往往比纵向MOSFET大很多。所以，设计横向功率器件的关键就在于：如何优化击穿电压(Breakdown Voltage：BV)与比导通电阻R_on,sp二者的折中，进而缓解高压LDMOS的击穿电压与比导通电阻之间矛盾关系。

超结耐压层首先在Coe的专利《High voltage semiconductor devices》(《高压半导体器件》)和Chen的专利《Semiconductor power devices with alternatingconductivity type high-voltage breakdown regions》(《具有交替导电类型的高压击穿区域的半导体功率器件》)中被分别提出，它的特点在于使用交替的N型和P型半导体区代替原来漂移区单一类型的N型或P型半导体。这里交替排列的N型和P型半导体区称为超结柱。通过超结柱之间的相互耗尽补偿优化漂移区电场分布以及提高N型和P型区的掺杂剂量，能够提高器件的击穿电压以及降低器件的R_on,sp。超结耐压层结构率先被应用到纵向MOSFET技术中。后来，研究者Nassif-Khalil等人所发表的文章《SJ/RESURF LDMOST》(《超结高压LDMOS》)中提出了如图1所示器件结构，该文章提出了将超结耐压层的原理应用到LDMOS(称为超结LDMOS或Super Junction-LDMOS或者SJ-LDMOS)以获得低的R_on,sp。

SJ-LDMOS虽然在一定程度上可优化BV和R_on,sp的折中关系，但是对于p型SJ-LDMOS(SJ-pLDMOS)却鲜有研究。这一现象产生的原因，除了由于其原理和n型SJ-LDMOS(SJ-nLDMOS)类似，更重要的是：由于SJ-pLDMOS利用空穴导电，其电流能力很弱，仅为SJ-nLDMOS的1/3左右，所以其高压应用受到很大程度地限制。