[发明专利]半导体装置及其制造方法有效
申请号: | 201710651125.4 | 申请日: | 2017-08-02 |
公开(公告)号: | CN108417550B | 公开(公告)日: | 2021-09-10 |
发明(设计)人: | 加本拓;右田达夫;渡边慎也 | 申请(专利权)人: | 东芝存储器株式会社 |
主分类号: | H01L23/488 | 分类号: | H01L23/488;H01L21/60 |
代理公司: | 北京律盟知识产权代理有限责任公司 11287 | 代理人: | 杨林勋 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 装置 及其 制造 方法 | ||
本发明的实施方式提供一种已将衬底接合的可靠性提高的半导体装置及其制造方法。实施方式的半导体装置具有:第一半导体衬底,将第一布线电极设置在表面;第一保护层,形成在所述半导体衬底上,且于所述第一布线电极上具有开口部;第一凸块电极,形成在所述第一保护层的开口部;及凸块,与所述第一凸块电极接合,且凸块直径为30μm以下。形成在所述开口部的所述第一凸块电极的底面直径为所述第一保护层的膜厚的1.5倍以下。
[相关申请]
本申请享有以日本专利申请2017-23207号(申请日:2017年2月10日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
技术领域
本发明的实施方式涉及一种半导体装置及其制造方法。
背景技术
在半导体装置的制造中,当将形成有半导体装置的衬底经由凸块倒片封装连接于形成有其他半导体装置或布线的衬底时,对于预先形成在一衬底表面的电极,连接设置在另一衬底的凸块。此时,存在将电极预先嵌入地形成在形成于衬底表面的开口部,从而电极表面沿着开口部成为凹形状表面的情形。当将凸块接合于凹形状表面的电极时,存在凹部中卷入空气等气体的可能性,从而出现在接合部位产生空洞的情形。
发明内容
本发明的实施方式提供一种已将衬底接合的可靠性提高的半导体装置及其制造方法。
实施方式的半导体装置具有:第一半导体衬底,将第一布线电极设置在表面;第一保护层,形成在所述半导体衬底上,且在所述第一布线电极上具有开口部;第一凸块电极,形成在所述第一保护层的开口部;及凸块,与所述第一凸块电极接合,且凸块直径为30μm以下。形成在所述开口部的所述第一凸块电极的底面直径为所述第一保护层的膜厚的1.5倍以下。
附图说明
图1是说明实施方式的半导体装置的构成的图。
图2(a)~(c)、及图3(a)~(d)是说明图1的半导体装置的制造方法的图。
图4是说明实施方式的变化例的半导体装置的构成的图。
具体实施方式
以下,对于用以实施发明的实施方式进行说明。
(实施方式)
对于本实施方式的半导体装置,参照图1、图2、及图3进行说明。另外,在以下附图的记载中,同一部分以同一符号表示。但,在附图中,厚度与平面尺寸的关系及比率等是示意性表示而与实际情况不同。
对于本实施方式的半导体装置的构成,使用图1进行说明。图1是表示本实施方式的半导体装置的构成的剖视图。
如图1所示,本实施方式的半导体装置1具备第一半导体装置10与第二半导体装置30,且第一半导体装置10与第二半导体装置30通过导电性凸块20而接合,从而分别电性连接。
第一半导体装置10具备硅衬底等第一半导体衬底100、第一布线电极101、第一保护层102、第一阻挡膜103、及第一凸块电极104。
在第一半导体衬底100,虽分别省略图示,但设置有半导体元件、与元件电性连接的Cu等导电布线层、及层间绝缘层。在第一半导体衬底100的表面,形成有经由布线层而与半导体元件连接的第一布线电极101。第一布线电极101是例如包含Al、Cu、Ni、Au、Ag、或该等的合金的导电体。
在第一布线层101上,形成有绝缘性的第一保护层102。第一保护层102包含例如氧化硅膜、氮化硅膜、及聚酰亚胺等的任一单层或该等多个层。第一保护层102的膜厚为5μm。可通过将第一保护层102的膜厚设为5μm以上,而有效地保护形成在半导体衬底100的半导体元件或布线层等的内部结构。在第一保护层102,在第一布线层101上形成有开口部。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东芝存储器株式会社,未经东芝存储器株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710651125.4/2.html,转载请声明来源钻瓜专利网。
- 上一篇:半导体装置及电气设备
- 下一篇:一种混编布集成柱体