[发明专利]可控制重置操作的控制电路

说明书

本发明公开了一种控制电路，该控制电路包含一重置电路及一判断电路。该重置电路耦接于一功能电路的一数字电路，用以执行一重置操作。该判断电路耦接于该重置电路，用以判断是否到达一预定时段，以于到达该预定时段时，控制该重置电路停止该重置操作。

技术领域

本发明关于一种控制电路，尤指一种可控制重置操作的控制电路。

背景技术

当操作功能电路时，功能电路到达稳定状态的设定时间过长，是本领域待解的问题。图1是现有技术的功能电路的输出曲线示意图。图1的实施例中，是以功能电路为锁相环(Phase Lock Loop，PLL)电路为例，其中横轴可为时间，纵轴可为锁相环电路的节点的输出电压。从图1可见，当功能电路启动后的初始期间，可于时段T11见到不稳定的输出电压。此不稳定的输出电压，可肇因于功能电路的负反馈机制尚未达到稳定等因素。

如图1所示，当时段T11结束，还须经过时段T12，输出电压才可实质上达到稳定状态。时段T11的不稳定的输出电压，将使功能电路达到稳定状态的设定时间至少须为时段T11及时段T12的总和，而使设定时间过长，不利于功能电路的效能。因此，本领域实待解决方案，以有效改善设定时间过长的问题。

发明内容

本发明的一实施例提供一种控制电路，包含一重置电路及一判断电路。该重置电路可耦接于一锁相环电路的一数字分频器，用以执行一重置操作。该判断电路可耦接于该重置电路，用以判断是否到达一预定时段，以于到达该预定时段时，控制该重置电路停止该重置操作。

本发明的另一实施例提供一种控制电路，包含一重置电路及一判断电路。该重置电路可耦接于一功能电路的一数字电路，用以对该数字电路执行一重置操作。该判断电路可耦接于该重置电路，用以判断是否到达一预定时段，以于到达该预定时段时，控制该重置电路停止该重置操作。其中该功能电路包含一类比电路及该数字电路，且该数字电路耦接于该类比电路。

相比于现有技术，本发明所提供的技术方案具有以下优点：使用本发明所提供的控制电路，可对数字电路执行重置操作，待类比电路确实进入稳态，才停止重置操作，因此，可有效缩短功能电路于初始时的设定时间，改善电路效能。

附图说明

关于本发明的优点与精神可以通过以下的发明详述及所附图式得到进一步的了解。

图1为现有技术的功能电路的输出曲线示意图；

图2为本发明实施例的控制电路的应用示意图；

图3为一实施例中，图2的重置电路执行重置操作及停止重置操作的波形示意图；

图4为另一实施例中，图2的重置电路执行重置操作及停止重置操作的波形示意图；

图5为另一实施例中，图2的重置电路执行重置操作及停止重置操作的波形示意图；

图6为另一实施例的控制电路的应用示意图；

图7为另一实施例的控制电路的应用示意图；

图8为另一实施例中，图7的控制电路的局部电路示意图；

图9为另一实施例的控制电路的应用示意图；

图10为另一实施例的控制电路的应用示意图。

主要图示说明：

T11、T12、Ta、T31、T32、T51 时段

200、400、500、700、800 控制电路

22 功能电路

22a 类比电路