[发明专利]一种面向异构多核架构的自适应编译框架

说明书

针对应用在移植到异构多核高性能计算机系统中所面临的可移植性差以及性能优化难度大的问题，发明一种面向异构多核架构的自适应编译框架。通过源到源编译解决传统并行编程模型应用向异构多核架构的映射问题；同时利用动态剖分信息，自适应地调整插桩并配置优化策略，形成迭代式的自动优化过程。所发明的自适应编译框架将软硬件映射机制与优化策略结合，有效地解决了同构并行应用向异构多核架构的移植问题并提高了应用的整体性能。最后，基于Cell架构实现的原型系统，很好地解决了异构多核架构下应用移植性等问题，同时应用性能有所提高。

所属技术领域

本发明涉及异构多核高性能计算架构，尤其涉及编译框架及优化组合问题。

背景技术

随着半导体工艺的进步，以及单处理器所碰到的物理极限和功耗等无法逾越的障碍，体系结构技术发生了深刻的变革。经过最近几年的不断研究与发展，以多核处理器为代表的先进体系结构已经逐渐取代单核处理器成为提高处理器性能的主要途径。多核处理器在一个芯片中集成多个处理器核，这些处理器核具有相同或者不同的功能和结构，以一种有效的方式集成在同一个芯片中，并以有效的划分方式将应用程序分配给不同的微处理器核进行并行处理，从而提高微处理器系统的性能。较之单核处理器，多核处理器具有很多天然的优势。多核处理器可以在较低的时钟频率下提供单核处理器需要很高时钟频率才能达到的计算性能，而较低的时钟频率也可以很好地满足功耗、散热等方面的限制。此外，多核处理器的本质是采用相对较简单的多个计算内核并行工作，以提供较高的计算能力。在设计多核处理器时，只需设计相对较简单的计算内核，并通过一定的互连方式将其连接起来。与传统的设计单个内核的复杂处理器相比，大大降低了设计的难度和成本，提高了设计的效率。

从所包含的处理器核结构的角度来看，多核处理器分为同构多核处理器和异构多核处理器。同构与异构是多核处理器主要的两种结构形态。同构多核处理器中处理器芯片内部的所有内核结构完全相同，各个内核具有等同的地位。异构多核处理器中异构多核处理器芯片内部采用多种功能不同的内核，一般是由负责管理调度的主核和负责计算的从核构成，或者由承担定点、浮点、特殊计算等不同计算功能的多种内核组成。从应用的角度来说，目前的同构多核处理器大多数由通用的处理器核组成，每个处理器核可以独立地执行任务，与通用单核处理器结构相近。异构多核处理器通常同时集成通用处理器、DSP、媒体处理器、网络处理器等多种类型的处理器内核，各个内核针对不同的需求，从而提高应用的计算性能。异构多核处理器，可将不同类型的计算任务分配到不同类型的处理器核上并行处理，从而为不同需求的应用提供更加灵活、高效的处理机制。异构多核处理器在晶体管的设置上可以进行针对性的优化，相对于同构多核处理器来说可以采用较少的晶体管获得等高的性能。

Cell架构是目前异构多核系统架构的典型代表之一，基于Cell BE(CellBroadband Engine)架构的Cell提供了强大的浮点计算能力，并可用于科学计算。Cell处理器内置一个通用PPE(PowerPC Processing Element)和8个SPE(Synergistic ProcessingElement)，PPE和SPE具有不同的ISA(Instruction Set Architecture).Cell处理器的计算能力主要来自SPE，每个SPE有256KB可直接寻址的片上本地存储LS(Local Storag)。SPE只能直接访问LS中的数据和代码，当SPE上运行的计算代码和数据大小超过256KB限制时，需将部分数据和代码放在片外主存，必要时通过DMA操作从片外主存中获取.由于SPE的LS存储容量受限，因此在Cell BE架构下的编程需要管理消息编制，才能使得SPE执行时接近峰值吞吐量.Cell的另外一个显著特征是SPE中有128个128位的向量寄存器，因此在软件开发时需要合理编排和组织数据，以便最大限度地发挥SPE的计算能力。从目前应用软件的编程模式来看，大多数编程工具与应用仍是基于x86架构，所以要想充分发挥Cell架构的性能，首先需要解决已有应用程序的移植问题。