[发明专利]一种主处理器模块的ATX模式开关

权利要求书

1.一种主处理器模块的ATX模式开关，其特征在于，包括依次连接的分压采样单元、信号发生单元、延时单元和输出单元，所述分压采样单元将输入电源分压和采样后传输给信号发生单元，由信号发生单元形成一个脉冲信号；该信号经过延时单元后，传输给输出单元；输出单元将高电平脉冲信号转换成一个低电平脉冲信号，传输给主处理器模块的系统管理控制芯片；

所述信号发生单元包括比较器芯片[U1]、第六电阻[R6]、第七电阻[R7]、逻辑与门[U2]，分压采样单元的采样电压信号V1与比较芯片[U1]的3管脚连接，分压采样单元的采样电压信号V2分别与比较芯片[U1]的2管脚与5管脚连接，分压采样单元的采样电压信号V3与比较芯片[U1]的6管脚连接，比较芯片[U1]的1管脚与逻辑与门[U2]的1管脚连接，比较芯片[U1]的1管脚同时与第七电阻[R7]的一端连接，第七电阻[R7]的另一端与供电电源VCC3P3连接，比较芯片[U1]的7管脚与逻辑与门[U2]的2管脚连接，比较芯片[U1]的7管脚同时与第六电阻[R6]的一端连接，第六电阻[R6]的另一端与供电电源VCC3P3连接，比较芯片[U1]的8管脚与供电电源VCC5连接，比较芯片[U1]的4管脚与信号地连接，逻辑与门[U2]的4管脚与信号输出端b连接，逻辑与门[U2]的5管脚与供电电源VCC3P3连接，逻辑与门[U2]的3管脚与信号地连接。

2.根据权利要求1所述的主处理器模块的ATX模式开关，其特征在于，所述分压采样单元包括第一电阻[R1]、第二电阻[R2]、第三电阻[R3]、第四电阻[R4]、第五电阻[R5]、第一电容[C1]、第一表贴二极管[D1]，输入电源电压输入端a与第一电阻[R1]的一端连接，输入电源电压输入端a同时与第二电阻[R2]的一端连接，第一电阻[R1]的另一端与第三电阻[R3]的一端连接，第三电阻[R3]的另一端与第四电阻[R4]的一端连接，第三电阻[R3]的另一端输出采样电压V3给信号发生单元，第四电阻[R4]的另一端接信号地，第二电阻[R2]的另一端输出采样电压V2给信号发生单元，第二电阻[R2]的另一端同时与第一电容[C1]的一端连接，第一电容[C1]的另一端接信号地，第二电阻[R2]的另一端同时与第五电阻[R5]的一端连接，第五电阻[R5]的另一端与第一表贴二极管[D1]的阳极相连，第一表贴二极管[D1]的阴极与供电电源VCC3P3连接。

3.根据权利要求1所述的主处理器模块的ATX模式开关，其特征在于，所述信号发生单元、延时单元和输出单元需要电源转换模块提供的VCC3P3电源电压进行供电，该电源转换模块包括控制芯片[U3]、第二电容[C2]、第三电容[C3]、第四电容[C4]、第五电容[C5]、第六电容[C6]、第七电容[C7]、第八电容[C8]、第九电容[C9]、第十电容[C10]、第十一电容[C11]、第八电阻[R8]、第九电阻[R9]、第十电阻[R10]、第十一电阻[R11]、第十二电阻[R12]、第一场效应管[Q1]、第二场效应管[Q2]、第二表贴二极管[D2]、第一表贴电感[L1]；其中第八电阻[R8]的一端与供电电源VCC5连接，第八电阻[R8]的另一端与第九电阻[R9]的一端连接，第八电阻[R8]的另一端同时与第五电容[C5]的一端连接，第八电阻[R8]的另一端同时与控制芯片[U3]的7管脚连接，第九电阻[R9]的另一端与第二电容[C2]的一端连接，第二电容[C2]的另一端与第五电容[C5]的另一端连接，第二电容[C2]的另一端同时与控制芯片[U3]的6管脚连接，第二电容[C2]的另一端同时与第十电阻[R10]的一端连接，第十电阻[R10]的另一端与信号地连接，供电电源VCC5同时与控制芯片[U3]的5管脚、第三电容[C3]的一端、第四电容[C4]的正极、第七电容[C7]的一端、第一场效应管[Q1]的5管脚、第二表贴二极管[D2]的阳极连接，地信号同时与第三电容[C3]的另一端、第四电容[C4]的负极、第七电容[C7]的另一端、控制芯片[U3]的3管脚连接，控制芯片[U3]的1管脚与第二表贴二极管[D2]的阴极连接，控制芯片[U3]的2管脚与第一场效应管[Q1]的4管脚连接，控制芯片[U3]的8管脚同时与第一场效应管[Q1]的1、2、3管脚连接，控制芯片[U3]的8管脚同时与第二场效应管[Q2]的5管脚连接，第二场效应管[Q2]的5管脚与第一场效应管[Q1]的1、2、3管脚连接，第二场效应管[Q2]的1、2、3管脚与地信号连接，第二表贴二极管[D2]的阴极同时与第八电容[C8]的一端连接，第八电容[C8]的另一端与控制芯片[U3]的8管脚、第八电容[C8]的另一端同时与第一表贴电感[L1]的一端连接，第十一电阻[R11]的一端与第二电容[C2]的另一端连接，第十一电阻[R11]的一端同时与第六电容[C6]的一端连接，第六电容[C6]的另一端与第十二电阻[R12]的一端连接，第十二电阻[R12]的另一端与第十一电阻[R11]的另一端连接，第十二电阻[R12]的另一端同时与第一表贴电感[L1]的另一端连接，第一表贴电感[L1]的另一端与第九电容[C9]的一端、第十电容[C10]的一端、第十一电容[C11]的正极、输出电源VCC3P3连接，第九电容[C9]的另一端、第十电容[C10]的另一端、第十一电容[C11]的负极同时与地信号连接，控制芯片[U3]的4管脚与第二场效应管[Q2]的4管脚相连。