[发明专利]一种多路径高压摆率环路运放电路及其实现方法

说明书

本发明公开一种多路径高压摆率环路运放电路的实现方法，包括三极级联反向器；添加一辅助路径，在环路运放抽取的过程中，辅助路径工作，增加压摆率；在小信号建立过程中，辅助路径停止工作，避免产生大的过冲。本发明还公开一种多路径高压摆率环路运放电路，包括三级级联反向器；还包括一个带偏置的反向器，所述带偏置的反向器与三级级联反向器连接。此种技术方案通过添加辅助路径，提高环路运放的压摆率，同时不影响环路运放的稳定性。

技术领域

本发明属于高精度运放设计技术领域，特别涉及一种环路运放提高压摆率的电路结构及其实现方法。

背景技术

随着集成电路工艺尺寸的逐渐缩减，MOS管的本征增益下降，同时，电源电压降低，使得高增益运放的设计越来越困难；此外，传统运放大多具有相当高的功耗，这也限制了其应用范围。

环路运放由Benjamin Hershberg在2012年首次提出，应用在pipeline模数转换器中，在0.18nm工艺下获得采样率20MHz,SNDR76.8dB,功耗5.1mw的优异性能指标。环路运放的功耗低，结构简单，易于尺寸缩减。

环路运放的稳定性与其最后一级反相器的过充电流有关，过充电流越小，运放越容易稳定，作为代价，抽取阶段的电流会减小，从而降低了运放的建立速度。

为了实现环路运放的稳定，需要减小过冲电压，一般通过减小过冲电流实现，与此同时，抽取电流也会减小，从而减小了压摆率，影响了电路的建立速度。

发明内容

本发明的目的，在于提供一种多路径高压摆率环路运放电路及其实现方法，通过添加辅助路径，提高环路运放的压摆率，同时不影响环路运放的稳定性。

为了达成上述目的，本发明的解决方案是：

一种多路径高压摆率环路运放电路的实现方法，包括三级级联反向器；添加一辅助路径，在环路运放抽取的过程中，辅助路径工作，增加压摆率；在小信号建立过程中，辅助路径停止工作，避免产生大的过冲。

一种多路径高压摆率环路运放电路，包括三级级联反向器；还包括一个带偏置的反向器，所述带偏置的反向器与三级级联反向器连接。

上述三级级联反向器包括第一NMOS管、第二NMOS管、第三NMOS管、第一PMOS管、第二PMOS管、第三PMOS管和电阻，其中，第一NMOS管的栅极与第一PMOS管的栅极连接，并共同作为运放电路的输入端，第一NMOS管的漏极与第一PMOS管的漏极连接，第一NMOS管的源极连接VSS，第一PMOS管的源极连接VDD；第二NMOS管的栅极和第二PMOS管的栅极连接，并共同连接第一NMOS管的漏极，第二NMOS管的漏极和第二PMOS管的漏极之间连接电阻，第二NMOS管的源极连接VSS，第二PMOS管的源极连接VDD；第三NMOS管的栅极连接第二NMOS管的漏极，第三PMOS管的栅极连接第二PMOS管的漏极，第三NMOS管的源极连接VSS，第三PMOS管的源极连接VDD，第三NMOS管的漏极与第三PMOS管的漏极连接，并共同作为运放电路的输出端。

上述带偏置的反向器包括第五PMOS管、第五NMOS管、第六PMOS管、第六NMOS管、第一电容和第二电容，其中，第五PMOS管的栅极与第六PMOS管的漏极连接，并共同连接第一电容的一端，第一电容的另一端连接第二PMOS管的漏极，第五PMOS管的源极与第六PMOS管的源极均连接VDD，第五PMOS管的漏极连接运放电路的输出端，第六PMOS管的栅极连接第一复位时钟信号；第五NMOS管的栅极与第六NMOS管的漏极连接，并共同连接第二电容的一端，第二电容的另一端连接第二NMOS管的漏极，第五NMOS管的源极与第六NMOS管的源极均连接VSS，第五NMOS管的漏极连接运放电路的输出端，第六NMOS管NM6的栅极连接第二复位时钟信号，其中，第一、第二复位时钟信号为相反信号。