[发明专利]可做电性测试的多层电路板及其制法

说明书

本发明的可做电性测试的多层电路板包含图案化金属接口层、金属制的出货载板、电连接层、导电止蚀层、底介电层及多层电路结构。多层电路结构经由底介电层设置于出货载板上，多层电路结构的顶层电路经由多层电路结构的底层电路、电连接层与导电止蚀层电连接，且出货载板与图案化金属接口层暴露出导电止蚀层。所述多层电路板于封装前，能先进行电性测试以得知所述多层电路板是否可正常工作，从而降低找寻封装后所获得的电子元件电性不佳的原因所需耗费的成本，且可有利于划分电子元件电性不佳的责任。

技术领域

本发明关于一种多层电路基板及其制法，尤其指一种可做电性测试的多层电路板及其制法。

背景技术

于电子产业中，电路板厂负责多层电路板的制造，封装测试厂负责于多层电路板上进行芯片的接线与封装及封装完成后的电子元件的电性测试。

然而，现有技术的多层电路板于提供给封装测试厂前，无法进行电性测试。因此，若电性测试结果不佳，就需要细部检视及分析多层电路板及其与其他部件间的连结，以找出电性不佳的问题。然而，此类电子元件的尺寸小且各部位相当精细，不但需要耗费相当多的人力及时间成本才能找出造成电性不佳的原因，还无法有效将造成电性不佳的责任归属厘清。

发明内容

鉴于上述现有技术的缺点，本发明的目的在于提供一种可做电性测试的多层电路板及其制法，所述多层电路基板于提供给封装测试厂进行封装前，即可进行电性测试，从而可减少找寻电子元件电性不佳的原因所需耗费的成本，并可有效厘清电子元件电性不佳的责任归属。

为达到前述的发明目的，本发明所采取的技术手段令该可做电性测试的多层电路板，其中包含：

图案化金属接口层，具有导电性；

出货载板，重叠于该图案化金属接口层的顶面上且其包含有第一侧及相反于该第一侧的第二侧，该第二侧与该图案化金属接口层的顶面相接，且该出货载板为金属所制；

底介电层，重叠于该出货载板的第一侧上；

多层电路结构，重叠于该底介电层上且其包含：

底层电路，设置于该底介电层上；

顶介电层，位于该底层电路的顶侧；以及

顶层电路，设置于该顶介电层上且与该底层电路电连接；

导电止蚀层，设置于该底介电层上且与该底层电路电连接；以及

电连接层，设置于该底介电层上且连接于该底层电路与该导电止蚀层之间；其中，该出货载板与该图案化金属接口层暴露出该导电止蚀层。

由于该多层电路结构经由该底介电层设置于该出货载板上，且该出货载板与该图案化金属接口层暴露出该导电止蚀层，该多层电路结构的顶层电路经由该底层电路、该电连接层与该导电止蚀层电连接，故所述可做电性测试的多层电路板于出货至封装测试厂前或进行芯片封装前，能先进行电性测试以得知所述可做电性测试的多层电路板是否可正常工作，从而降低找寻封装后所获得的电子元件电性不佳的原因所需耗费的成本，且可有利于划分清楚电子元件电性不佳的责任。

较佳的是，该底层电路凸设于该底介电层上，且该顶层电路凸设于该顶介电层上。

较佳的是，该多层电路结构包含内介电层、内层电路、第一导通柱、第二导通柱及第三导通柱，该内介电层连接于该底层电路顶侧，该内层电路连接于该内介电层与该顶介电层之间，该内层电路凸设于该内介电层上，该第一导通柱向下穿设于该底介电层上且连接于该电连接层与该底层电路之间，该第二导通柱向下穿设于该内介电层上且连接于该底层电路与该内层电路之间，该第三导通柱向下穿设于该顶介电层上且连接于该顶层电路与该内层电路之间，该顶层电路经由该第三导通柱、该内层电路、该第二导通柱、该底层电路、该第一导通柱及该电连接层与该导电止蚀层电连接。

较佳的是，该导电止蚀层及该电连接层嵌设于该底介电层上。