[发明专利]制造半导体结构的方法

说明书

本发明实施例是关于一种制造半导体结构的方法，其包含提供包含多个第一晶片的第一批次及包含多个第二晶片的第二批次；导出用于处理所述第一批次的第一处理时间；导出用于处理所述第二批次的第二处理时间；导出所述第一处理时间与所述第二处理时间之间的处理时间差；在掩模台上装载第一掩模；在晶片台上处理所述第一批次；从所述掩模台移除所述第一掩模；在所述掩模台上装载第二掩模；及在所述晶片台上处理所述第二批次，其中完成所述第一批次的所述处理与开始所述第二批次的所述处理之间的时间间隔基本上大于或等于所述处理时间差。

技术领域

本发明实施例是有关制造半导体结构的方法。

背景技术

使用半导体装置的电子设备对许多现代应用是必不可少的。随着电子技术的发展，半导体装置的尺寸越来越小，同时具有更大的功能及更大量的集成电路。归因于半导体装置的小型化，许多半导体组件装配在半导体装置上。在此小型半导体装置中实施许多制造操作。

半导体装置的制造操作涉及此小型及薄的半导体装置上的许多步骤及操作。小型化半导体装置的制造变得更加复杂。制造半导体装置的复杂性的增加可能导致例如电互连不良、裂纹形成、组件分层或其它问题等缺陷，从而导致半导体装置的高收得率损失。半导体装置以非期望配置生产，这将进一步加剧材料浪费，且因此增加制造成本。

半导体装置与许多集成组件装配在一起。因为涉及更多不同的组件，所以增加了半导体装置的制造操作的复杂性。需要不断改进半导体装置的制造并解决诸多缺陷。

发明内容

本发明的一实施例是关于一种制造半导体结构的方法，其包括：提供包含多个第一晶片的第一批次及包含多个第二晶片的第二批次；导出用于处理所述第一批次的第一处理时间；导出用于处理所述第二批次的第二处理时间；导出所述第一处理时间与所述第二处理时间之间的处理时间差；在掩模台上装载第一掩模；在晶片台上处理所述第一批次；从所述掩模台移除所述第一掩模；在所述掩模台上装载第二掩模；及在所述晶片台上处理所述第二批次，其中完成所述第一批次的所述处理与开始所述第二批次的所述处理之间的时间间隔基本上大于或等于所述处理时间差。

本发明的一实施例是关于一种制造半导体结构的方法，其包括：提供包含多个第一晶片的第一批次及包含多个第二晶片的第二批次；导出所述第一批次的最后一个晶片的装载与装载所述第二批次的第一晶片之间的第一时间间隔；在掩模台上装载第一掩模；在晶片台上处理所述第一批次的第一晶片；从所述晶片台移除所述第一批次的所述第一晶片；在所述晶片台上处理所述第一批次的所述最后一个晶片；从所述晶片台移除所述第一批次的所述最后一个晶片；从所述掩模台移除所述第一掩模；在所述掩模台上装载第二掩模；在所述晶片台上处理所述第二批次的所述第一晶片；从所述晶片台移除所述第二批次的所述第一晶片；在所述晶片台上处理所述第二批次的最后一个晶片；从所述晶片台移除所述第二批次的所述最后一个晶片；及从所述掩模台移除所述第二掩模，其中所述第一批次的所述最后一个晶片的所述移除与所述第二批次的所述第一晶片的所述处理间隔开约所述第一时间间隔。

本发明的一实施例是关于一种制造半导体结构的方法，其包括：将包含多个第一晶片的第一批次及包含多个第二晶片的第二批次装载到设备中；导出处理所述第一批次与处理所述第二批次之间的处理时间差；确定所述第一批次的所述处理与第一掩模从所述设备的掩模台的移除之间的第一时间间隔；确定所述第一掩模的所述移除与第二掩模在所述掩模台上的装载之间的第二时间间隔；确定所述第二掩模的所述装载与所述第二批次的所述处理之间的第三时间间隔；在所述掩模台上装载所述第一掩模；在所述设备的晶片台上处理所述第一批次；从所述掩模台移除所述第一掩模；在所述掩模台上装载所述第二掩模；及在所述晶片台上处理所述第二批次，其中所述第一时间间隔、所述第二时间间隔及所述第三时间间隔是由所述处理时间差确定。

附图说明

在结合附图阅读时根据以下详述最佳地理解本发明实施例的方面。应强调，根据标准行业惯例，各种特征不一定按比例绘制。实际上，为了使讨论清楚起见可任意增大或减小各种特征的尺寸。