[发明专利]用于局部可编程集成电路重配置的有源插入物在审
申请号: | 201711349647.5 | 申请日: | 2017-12-15 |
公开(公告)号: | CN108206179A | 公开(公告)日: | 2018-06-26 |
发明(设计)人: | A.达素;P.麦埃尔亨尼 | 申请(专利权)人: | 英特尔公司 |
主分类号: | H01L25/18 | 分类号: | H01L25/18;H01L23/34 |
代理公司: | 中国专利代理(香港)有限公司 72001 | 代理人: | 李雪娜;郑冀之 |
地址: | 美国加利*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 插入物 协处理器 存储器元件 辅助芯片 逻辑扇区 集成电路封装 主处理器 源表面 配置 可编程集成电路 可编程电路 数据寄存器 辅存储器 配置数据 硅通孔 重配置 存储 运送 | ||
1.一种集成电路封装,包括:
封装衬底;
安装在所述封装衬底上的插入物;以及
安装在所述插入物上的集成电路管芯,其中所述插入物包括存储用于所述集成电路管芯的配置数据的存储器。
2.根据权利要求1所述的集成电路封装,其中
所述插入物具有在其处形成所述存储器的有源侧,其中所述集成电路管芯具有在其处形成逻辑电路的有源侧,并且其中所述插入物的有源侧面向所述集成电路管芯的有源侧。
3.根据权利要求2所述的集成电路封装,进一步包括:
微突起,其插入在所述插入物的有源侧与所述集成电路管芯的有源侧之间并且将所述存储器耦合到所述逻辑电路。
4.根据权利要求2所述的集成电路封装,其中所述集成电路管芯上的所述逻辑电路被组织成逻辑扇区,并且其中所述存储器选择性地用配置数据来配置所述逻辑扇区中的至少一个。
5.根据权利要求1所述的集成电路封装,其中所述集成电路管芯包括用于对配置数据进行解密和解压缩的解密和解压缩电路。
6.根据权利要求1所述的集成电路封装,其中所述插入物包括用于对配置数据进行解密和解压缩的解密和解压缩电路。
7.根据权利要求1-6中的任一项所述的集成电路封装,进一步包括:
附加集成电路管芯,其包括用于存储附加配置数据的附加存储器。
8.根据权利要求7所述的集成电路封装,进一步包括:
散热器,其直接附着到所述集成电路管芯和所述附加集成电路管芯。
9.根据权利要求8所述的集成电路封装,其中所述插入物具有面向所述封装衬底的背侧,其中所述附加集成电路管芯具有在其处形成所述附加存储器的有源侧,并且其中所述附加集成电路管芯的有源侧面向所述封装衬底。
10.根据权利要求8所述的集成电路封装,其中所述附加集成电路管芯具有在其处形成所述附加存储器的有源侧,并且其中所述附加集成电路管芯的有源侧面向所述插入物的有源侧。
11.根据权利要求7所述的集成电路封装,其中所述附加集成电路管芯具有在其处形成所述附加存储器的有源侧,其中所述附加集成电路管芯的有源侧面向所述插入物的有源侧,并且其中所述附加集成电路管芯直接安装在所述封装衬底上。
12.一种操作集成电路封装的方法,所述集成电路封装包括封装衬底、安装在所述封装衬底上的插入物以及安装在所述插入物上的集成电路管芯,所述方法包括:
将配置数据存储在所述插入物中的存储器上;以及
通过将配置数据从所述插入物的所述存储器加载到所述集成电路管芯上来配置所述集成电路管芯上的逻辑电路。
13.根据权利要求12所述的方法,进一步包括:
在所述集成电路管芯处解压缩和解密配置数据,其中在所述存储器上存储配置数据包括在所述插入物中的存储器上存储经解压缩和解密的配置数据。
14.根据权利要求12所述的方法,进一步包括:
在所述插入物处解压缩和解密配置数据。
15.根据权利要求12-14中的任一项所述的方法,进一步包括:
在所述集成电路封装中的附加集成电路处存储附加配置数据。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201711349647.5/1.html,转载请声明来源钻瓜专利网。
- 上一篇:包括传热块的半导体封装及其制造方法
- 下一篇:半导体器件
- 同类专利
- 专利分类