[发明专利]一种DMA控制装置和图像处理器

权利要求书

1.一种DMA控制装置，其特征在于，包括总线接口单元、DMA读传输仲裁单元、N路读缓存控制单元、DMA写传输仲裁单元、N路写缓存控制单元、N个流水处理模块和一时序产生单元，其中N为大于或等于2的自然数；

总线接口单元，用于接收DMA读传输仲裁单元产生的读请求信号和传输信息，并将读请求信号和传输信息转化成复合系统总线协议的总线请求信号，当从总线上收到有效的数据后，将从外部存储器中读出的读缓存数据写到DMA读传输仲裁单元；还用于接收DMA写传输仲裁单元产生的写请求信号和传输信息，并将写请求信号和传输信息转化成复合系统总线协议的总线请求信号，当从总线上收到有效的应答后，将从DMA写传输仲裁单元读出的写缓存数据写到外部存储器；

DMA读传输仲裁单元，用于负责DMA读请求信号的仲裁并接收经总线接口单元发送的外部存储器的读缓存数据，最终将读缓存数据写到选中的其中一路读缓存控制单元中；还用于对输入的N路源请求空间进行统一编址，使得每一路映射到统一的目的地址空间中，还用于自动产生每一路的读传输长度；

读缓存控制单元，用于接收时序产生单元输出的时序输入信号，并产生仲裁请求信号，结合仲裁回应信号产生传输状态信号，并根据时序输入信号将DMA读传输仲裁单元的数据写到对应路的乒乓缓存区间中，并取出乒乓缓存区间中的数据发送到对应的流水处理模块；

DMA写传输仲裁单元，用于负责DMA写请求信号的仲裁并接收其中一路选中的写缓存控制单元的数据，最终将接收到的数据经总线接口单元发送到外部存储器中；还用于对输入的N路写请求空间进行统一编址，使得每一路映射到统一的目的地址空间中，还用于自动产生每一路的写传输长度；

写缓存控制单元，用于接收时序产生单元输出的时序输入信号，并产生仲裁请求信号，结合仲裁回应信号产生传输状态信号，并根据时序输入信号将对应的流水处理模块需要缓存的数据写到对应路的乒乓缓存区间中，并将选中一路乒乓缓存区间中的数据读出发送到DMA写仲裁传输单元；

流水处理模块，用于为图像处理器中的具体算法进行处理的模块；

时序产生单元，用于接收同步时序输入信号，产生每一级流水处理模块的同步信号；

所述DMA读传输仲裁单元包括读仲裁控制单元、源请求空间统一编址单元、读请求发送单元和读传输数据写缓存译码单元；

其中，读仲裁控制单元，用于接收N路读缓存控制单元的读请求信号并对N路的读请求信号进行仲裁；

源请求空间统一编址单元，用于对输入的N路源请求空间进行统一编址，使得每一路映射到统一的目的地址空间中，还用于根据读仲裁控制单元的状态控制硬件自动产生每一路的读传输长度；

读请求发送单元，用于根据读仲裁控制单元仲裁的结果以及源请求空间统一编址单元的地址信息，发出读请求信息；

读传输数据写缓存译码单元，用于将总线接口单元发送过来的读传输数据写到译码后选中的1路到N路中的一路乒乓缓存区间中；

所述DMA写传输仲裁单元包括写仲裁控制单元、写请求空间统一编址单元、写请求发送单元和写传输数据读缓存译码单元；

其中，写仲裁控制单元，用于接收N路写缓存控制单元的写请求信号并对N路的写请求信号进行仲裁；

写请求空间统一编址单元，用于对输入的N路写请求空间进行统一编址，使得每一路映射到统一的目的地址空间中，还用于根据写仲裁控制单元的状态控制硬件自动产生每一路的写传输长度；

写请求发送单元，用于根据写仲裁控制单元仲裁的结果以及写请求空间统一编址单元的地址信息，发出写请求信息；

写传输数据读缓存译码单元，用于读取选中的1路到N路中的一路乒乓缓存区间中的数据并发送到总线接口单元中。

2.如权利要求1所述的装置，其特征在于，所述根据读仲裁控制单元的状态控制硬件自动产生每一路的读传输长度具体为：

根据分辨率信息和相应的模块请求计算出每一路的读传输长度，结合不同流水处理模块，硬件自动地产生其相应的读传输长度信息；

所述根据写仲裁控制单元的状态控制硬件自动产生每一路的写传输长度具体为：

根据分辨率信息和相应的模块请求直接计算出每一路的写传输长度，结合不同流水处理模块，硬件自动地产生其相应的写传输长度信息。